

Themis TSVME-110-4

VME Single Board Computer



In Stock

New From Surplus Stock

Open Web Page

<https://www.artisanng.com/61030-31>

All trademarks, brandnames, and brands appearing herein are the property of their respective owners.



Your **definitive** source
for quality pre-owned
equipment.

Artisan Technology Group

(217) 352-9330 | sales@artisanng.com | artisanng.com

- Critical and expedited services
- In stock / Ready-to-ship

- We buy your excess, underutilized, and idle equipment
- Full-service, independent repair center

Artisan Scientific Corporation dba Artisan Technology Group is not an affiliate, representative, or authorized distributor for any manufacturer listed herein.

TEMEX TELECOM

TSVME 110

**Carte CPU 68000
Multifonctions**

MANUEL D'UTILISATION

TSVME110

Carte CPU 68000 Multifonctions

85124-A0

SOMMAIRE

SOMMAIRE	1
I - MISE EN ROUTE	4
1.1 - Inspection du matériel reçu	4
1.2 - Mise sous tension	4
II - INTRODUCTION	6
2.1 - Présentation	6
2.2 - Description de la carte	6
2.2.1 - Caractéristiques	6
2.2.2 - Schéma Bloc	13
2.2.3 - Plan d'implantation	14
2.2.4 - Tableau des connecteurs et sélecteurs	15
III - DESCRIPTION TECHNIQUE	20
3.1 - Espace d'adressage - Différentes configurations	20
3.2 - Supports Jedecs 32 broches	23
3.2.1 - Adressage des 4 blocs de supports Jedecs	25
3.2.2 - Configuration Jedec de chaque bloc de supports	28
3.2.3 - Définition du temps d'accès des 4 blocs de support Jedecs	31
3.2.4 - Sauvegarde batterie	32
3.3 - Options Ram dynamique	33
3.4 - Gestion des interruptions	34
3.4.1 - Requêtes d'interruption du bus VME	34
3.4.2 - Requêtes d'interruptions locales	34
3.5 - Registres de commande et status	36
3.5.1 - Registres intégrés au dispositif de contrôle de la carte	36
3.5.2 - Registre de commande et status général de la carte	39
3.5.3 - Registre de relance de chien de garde	42
3.5.4 - Registre Afficheur décimal	43
3.5.5 - Registre optionnel	43
3.6 - Dispositifs de contrôle de la carte TSVME110 ...	44
3.6.1 - Dispositif de Reset	45

3.6.3 - Gestion et Contrôle de SYSFAIL* et ACFAIL* ...	48
3.6.4 - Dispositif de chien de garde	49
3.7 - Interface du bus VME	52
3.7.1 - Module de transfert des données (DTB)	52
3.7.2 - Arbitre - demandeur du bus VME	53
3.7.3 - Contrôle des interruptions sur le bus VME	54
3.7.4 - Gestion des signaux de contrôle du bus VME ...	54
3.8 - Périphériques	56
3.8.1 - Timer	56
3.8.2 - Entrées/sorties série	60
3.8.3 - Ports parallèles	75
3.8.4 - Contrôleur SCSI	79
3.8.5 - Contrôleur floppy	83
3.8.6 - Horodateur	89
3.9 - Interface module utilisateur	90
3.9.1 - Contrôle du module utilisateur par la carte TSVME110	91
3.9.2 - Connecteurs du module utilisateur	92
3.10 - Connecteurs P1 et P2	94
3.11 - Face avant de la carte TSVME110.....	96
3.12 - Module d'interconnexion pour P2 TSVME110 SO0055.	97
IV - SUPPORT LOGICIEL.....	102
4.1 - Moniteur d'aide à la mise au point et autotest..	102
4.1.1 - Introduction.....	104
4.1.2 - Autotest de la carte TSVME110.....	104
4.1.3 - Ressources matérielles gérées par le moniteur.	106
4.1.4 - Fonctionnalités spécifiques du logiciel TSVME110.....	108
4.2 - Fonctions logicielles TSVME110.....	111
ANNEXES DU SUPPORT LOGICIEL.....	114

FIGURES

Fig. 2.1	- Emplacement des connecteurs	17
Fig. 2.2	- Emplacement des gouttes de soudure - Face soudure	18
Fig. 2.3	- Emplacement des sélecteurs et gouttes de soudure - Face composants	19
Fig. 3.1	- Espace d'adressage	21
Fig. 3.2	- Implantation des blocs Jedecs et des sélecteurs associés	24
Fig. 3.3	- Adressage des 4 blocs de Jedecs	27
Fig. 3.4	- Configurations possibles sur SW11, 10 et 9 ..	29
Fig. 3.5	- Configurations des interruptions locales	35
Fig. 3.6	- Synoptique du dispositif de Reset	45
Fig. 3.7	- Synoptique de gestion et contrôle de SYSFAIL* et ACFAIL*	48
Fig. 3.8	- Synoptique du dispositif de chien de garde ..	49
Fig. 3.9	- Synoptique d'implantation du 68B40	56
Fig. 3.10	- Synoptique des E/S série	61
Fig. 3.11	- Configuration du canal 1	61
Fig. 3.12	- Configuration du canal 2	62
Fig. 3.13	- Synoptique des ports parallèles	75
Fig. 3.14	- Synoptique de l'Interface SCSI	80
Fig. 3.15	- Brochage du sélecteur SW13	85
Fig. 3.16	- Affectation de broches du connecteur des unités de disques souples des différents constructeurs	87
Fig. 3.17	- Brochage du Connecteur P1	94
Fig. 3.18	- Brochage du connecteur P2	95

I - MISE EN ROUTE

1.1 - INSPECTION DU MATERIEL RECU

- Vérifier que l'emballage n'a subi aucun dommage au cours du transport.
- Ouvrir l'emballage et vérifier que tous les éléments cités dans la 'Fiche Inventaire Produit' sont présents.
- Il est recommandé de conserver l'emballage pour stocker la carte ou pour faciliter l'envoi de la carte dans le cas d'un service ultérieur.
- Dès que la carte est reçue et déballée, vérifier que le circuit imprimé, la face avant, les connecteurs, modules et composants n'ont reçu aucun dommage.

1.2 - MISE SOUS TENSION

- Les liaisons série sont configurées en usine, mode asynchrone.
 - Canal 1 en liaison console
 - Canal 2 en liaison 'système'. (pour modifier voir § 3.8.2)
- L'utilisateur doit configurer les cartes en fonction de son application :
 - (1) - Blocs de supports Jedecs : Type de composants (cf § 3.2)

SW5	- Bloc 3	Eproms
SW9	- Bloc 2	SRAM/EEPROM/EPROM
SW10	- Bloc 1	SRAM/EEPROM/EPROM
SW11	- Bloc 0	SRAM/EEPROM/EPROM
SW6	Sauvegarde batterie.	
 - (2) - Configuration mémoire-SW12
Jedecs/Ram dynamique (cf § 31, 3.2 et 3.3)
 - (3) - Arbitre/demandeur VME-F12 (cf § 3.7)
 - (4) - Niveau demandeur - chaînage arbitrage-SW16, 17, 18 (cf § 3.7)
 - (5) - SYSCLK, RESET*, SYSFAIL* du bus VME (cf § 3.6/1/3)
F16, SW15, F15 (§ 3.7)
- Validation du Bouton poussoir Reset-SW3 (§3.6.1)
 - (6) - Sélection des niveaux utilisés pour les it locales
et actions du chien de garde - SW14 (§ 3.4, 3.6.4)
 - (7) - Configuration du chien de garde : entrée de relance
durées - F20, SW1 et SW2 (§ 3.6.4)
 - (8) - Configuration des périphériques :
 - Timer - compteur 3 et entrée du compteur 2
SW8 (§ 3.8.1)

- Entrées/sorties parallèles**(§ 3.8.3)**

- Sans buffers la carte est configurée en liaison directe 68230 - P2 :
liaisons F17, F18 et F19 présentes
- Avec buffers
les liaisons sur F17, F18 et F19 sont absentes et
les composants SN75160 sont montés en IC79, IC80
et MC3448A, en IC81

- Option FLOppy SCSI :

- Entrée Reset du bus SCSI active sur le contrôleur ou non F14 **(§ 3.8.4)**
- Configuration P2/SO0055 **(§ 3.8.4.4)**
F24 - SW1 du SO0055 **(§ 3.8.12)**
- Configuration interface floppy **(§ 3.8.5)**
utilisation DISK CHANGE, polarité DRV
SW13, F13 et F21.

- Insérer la carte dans un châssis hors tension, en s'assurant que les signaux chaînés du bus VME (IACKIN*, OUT*, BGxIN*, OUT*) sont bien chaînés jusqu'à la place occupée par la carte TSVME110.

II - INTRODUCTION

2.1 - PRESENTATION

La carte TSVME110 se présente comme une carte CPU 16 bits multifonctions au bus VME. Dans sa version de base, elle fournit les fonctions suivantes :

- Accès en maître sur le bus VME.
- Port parallèle 16 bits bi-directionnel.
- 2 lignes série dont une synchrone ou asynchrone.
- Fonction chien de garde.
- 3 timers programmables.
- 4 blocs de 2 supports jedecs 32 broches.
- 5 Leds et afficheur décimal en face avant.
- Une première option permet d'ajouter sur la carte un contrôleur SCSI et un contrôleur floppy.
- Une seconde série d'options augmente la capacité de mémoire de la carte avec 512 K, 1M ou 2M octets de ram dynamique.
- La connectique est prévue pour permettre l'adjonction d'un module utilisateur.

Il existe différentes références commerciales de la carte TSVME110. La liste et les configurations de ces références sont données à la page suivante.

FONCTION	TSVME110-1	TSVME110-2	TSVME110-3	TSVME110-4	TSVME110-5
CPU	68000-8MHz	68010-10MHz	68010-12.5MHz	68010-12.5MHz	68010-12.5MHz
Bloc Jedec 0	64 Koctets SRAM 100ns	64 Koctets SRAM 100ns	64 Koctets SRAM 80 ns	Libre	64 Koctets SRAM 80ns
Bloc Jedec 1	Libre	Libre	Libre	Libre	64 Koctets SRAM 80ns
Bloc Jedec 2	Libre	Libre	Libre	Libre	Libre
Bloc Jedec 3	EPROMS Vbug LP5282,5283	EPROMS Vbug LP5288,5289	EPROMS Vbug LP5340,5341	EPROMS Vbug LP5336,5337	EPROMS Vbug LP5338,5339
RAM DYNAMIQUE	NON	1Moctets	1Moctets	512Koctets	2Moctets
Liaisons série	RS232C	RS232C	RS232C	RS232C	RS232C
E/S parallèles	Divers 75160, MC3448A	Divers 75160, MC3448A	Divers 75160, MC3448A	Divers 75160, MC3448A	Divers 75160, MC3448A
Contrôleur SCSI	NON	OUI	OUI	NON	OUI
Contrôleur Floppy	NON	OUI	OUI	NON	OUI
Horodateur	OUI	OUI	OUI	OUI	OUI

2.2 - DESCRIPTION DE LA CARTE**2.2.1 - Caractéristiques**

FONCTION	SPECIFICATIONS																																
UNITE CENTRALE																																	
MICROPROCESSEUR	68000 à 8 MHz Option 68010 10 MHz ou 12,5 MHz																																
MEMOIRE																																	
RAM, EEPROM, EPROM	4 blocs de 2 supports Jedecs 32 broches dont :																																
EPROM	3 blocs de 2 supports Jedecs 32 broches configurables par goutte de soudure																																
	1 bloc de 2 supports Jedecs 32 broches dédié Eproms																																
	Tous ces blocs sont montés en bus 16 bits de données																																
	Les Temps d'accès maximum des composants sont programmables :																																
	<table><tr><td>CPU</td><td>68000</td><td>68010</td><td>68010</td></tr><tr><td></td><td>8MHz</td><td>10MHz</td><td>12.5MHz</td></tr><tr><td>Ram,</td><td></td><td></td><td></td></tr><tr><td>Eeprom</td><td>0wst</td><td>50ns</td><td>100ns</td><td>80ns</td></tr><tr><td></td><td>1wst</td><td>300ns</td><td>200ns</td><td>150ns</td></tr><tr><td>Eprom</td><td>0wst</td><td>250ns</td><td>200ns</td><td>150ns</td></tr><tr><td></td><td>1wst</td><td>400ns</td><td>300ns</td><td>250ns</td></tr></table>	CPU	68000	68010	68010		8MHz	10MHz	12.5MHz	Ram,				Eeprom	0wst	50ns	100ns	80ns		1wst	300ns	200ns	150ns	Eprom	0wst	250ns	200ns	150ns		1wst	400ns	300ns	250ns
CPU	68000	68010	68010																														
	8MHz	10MHz	12.5MHz																														
Ram,																																	
Eeprom	0wst	50ns	100ns	80ns																													
	1wst	300ns	200ns	150ns																													
Eprom	0wst	250ns	200ns	150ns																													
	1wst	400ns	300ns	250ns																													
Option RAM DYNAMIQUE	512 Koctets, 1 Moctets ou 2 Moctets avec contrôle de parité - 1 wait state max. hors rafraichissement																																
GESTION DES INTERRUPTIONS																																	
	Gestion des 7 niveaux VME et 7 niveaux locaux																																
	Interruptions masquables par logiciel																																
	Sélection des niveaux des interruptions locales																																
	Toutes les interruptions locales sont auto-vectorisées																																


FONCTION	SPECIFICATIONS
CHIEN DE GARDE	
	- Compteur pouvant être relancé soit par un signal de P2, soit par accès logiciel interne - Sortie du chien de garde accessible sur P2 et pouvant provoquer soit une interruption, soit un reset de la carte - 2 modes de déclenchement : 1. pas de relance du comptage pendant un temps max. 2. idem 1 + relance pendant un délai inférieur à temps max/2 - Temps max sélectable par wrapping : 0,25, 0,5, 1 ou 2 s.
MODULE DE SURVEILLANCE	
	Bus time out désélectable par logiciel

FONCTION	SPECIFICATIONS
PERIPHERIQUES LOCAUX	
Liaisons série	1 liaison asynchrone RS232C 1 liaison synchrone / asynchrone, RS232C ou TTL contrôleur Z8530 Liaisons disponibles en face avant connecteurs 9 points et sur P2
Timer	3 timers programmables et cascadables 68B40 un timer accessible sur P2
Entrées/sorties parallèles	- 2 ports 8 bits et 4 signaux de contrôle du PIT 68230 - sortie directe sur P2 ou interface bidirectionnelle avec drivers 75160 et MC3948A
Option : Contrôleur SCSI	Bus SCSI sur P2.ANSI SCSI X3T9.2 Contrôleur WD33C93 Résistances de terminaison sur la carte
Option : Contrôleur floppy	Interface "Floppy disk" sur P2 Contrôleur WD37C65 - jusqu'à 4 floppy ou microfloppydisk (TM) - 125, 250, et 500 Kbits/sec en vitesse de transfert des données
Module utilisateur	L'utilisateur peut développer un module spécifique à monter sur la carte TSVME110 - le connecteur J5 2x35 pts fournit le bus du CPU local (Adr, données, contrôle) les horloges, un CSMOD* et une ligne d'interruption - le connecteur J3 12 pts permet de se relier à 8 points du connecteur P2 et fournit les alimentations + et -12V


FONCTION	SPECIFICATIONS
INTERFACE VME	
Compatibilité	ANSI/IEEE STD1014 - 1987
Type de carte	Maître
Arbitre VME	1 niveau Sélectable par goutte de soudure
Demandeur VME	Type "Release on Request" (ROR) Niveau sélectable par wrapping
Transferts de données	A24:D08 (EO) Lecture/Ecriture RMW A24:D16 Lecture/Ecriture
Module de surveillance	Bus Time Out désélectable par logiciel
Contrôleur d'interruptions	Gestion des 7 niveaux VME
Horloge système	Génération de SYSCLK, désélectable
Reset système	Génération ou réception de SYSRESET* désélectables
Défaut système	Génération par logiciel de sysfail* réception désélectable (par goutte de soudure) de sysfail*
Défaut secteur	Réception de ACFAIL*
Connecteurs VME utilisés	P1 Les 3 rangées de P2 sont utilisées pour les interfaces des périphériques locaux. La carte TSVME110 avec les options contrôleurs SCSI et floppy ne peut pas être montée dans un rack VME à un emplacement comportant sur P2 un fond de panier pour l'extension du bus VME en 32 bits.

FONCTION	SPECIFICATIONS
FACE AVANT	
LEDs Afficheur Boutons poussoirs Connecteurs SUBD 9 pts	HALT, FAIL et 3 Leds utilisateur Décimal 7 segments + point. Reset, Abort 2 connecteurs pour les liaisons série
ENVIRONNEMENT ELECTRIQUE	
ALIMENTATIONS	+5Vdc -2,5% +5% +12Vdc -3% +5% -12Vdc -3% +5%
CONSOMMATIONS	+5V 3,5A Max. avec DRAM, FLOPPY, SCSI +12V 50mA Max. -12V 50mA Max.
ENVIRONNEMENT CLIMATIQUE	
TEMPERATURE : - Fonctionnement - Stockage	0 à 60° C - 40 à +85° C
HUMIDITE RELATIVE	0 à 95 % sans condensation.
CARACTERISTIQUES MECANIKES	
FORMAT	Double Europe 160 X 233,3 mm (6,29 x 9,18 inches)
EPAISSEUR	un emplacement VME

2.2.2 - Schéma bloc



2.2.3 - Plan d'implantation



2.2.4 - Connecteurs et sélecteurs**CONNECTEURS**

Repère	Utilisation	Remarques	Paragraphe
J1	Liaison série Canal 2 RS232C/TTL. Synchrone/Asynchrone	SubD 9 pts femelle	3.8.2
J2	Liaison série Canal 1 RS232C Asynchrone	SubD 9 pts femelle	3.8.2
J3	Connecteur module utilisateur	1x 12 pts. I/O vers P2	3.9.2
J5	Connecteur module utilisateur	2x 25 pts. Bus CPU + Contrôle	3.9.2
P1	Connecteur bus VME		3.7
P2	Connecteur I/O périphériques	Liaisons série Canal 1, Canal 2 E/S parallèles Timer Chien de garde Bus SCSI Interface floppy Module utilisateur Ensemble	3.8.2 3.8.3 3.8.1 3.6.4 3.8.4 3.8.5 3.9 3.10

SELECTEURS

Repère	Utilisation	Remarques	Paragraphe
SW1,2	Sélection délai Chien de garde		3.6.4
SW3	Validation BP Reset*	Cavalier	3.6
SW4	Batterie/pile	Valide charge batterie	3.2.4
SW5	Configuration bloc Jedecs 3	Eeproms	3.2.2.2
SW6	Validation sauvegarde batterie		3.2.4
SW7	Mode autotest		3.5.2
SW8	Configuration Timer 3		3.8.1
SW9	Configuration bloc Jedecs 2	Blocs Ram statique Eeprom, Eprom	
SW10	Configuration bloc Jedecs 1		
SW11	Configuration bloc Jedecs 0		3.2.2.1
SW12	Configuration mémoire		3.1 3.2 et 3.3
SW13	Configuration interface Floppy		3.8.5
SW14	Sélection niveaux IT locales et action chien de garde	2x9pts - Cavaliers ou wrapping	3.4 3.6.4

Repère	Utilisation	Remarques	Para graphe
SW15	Reset VME		3.6.1
SW16 SW17 SW18	\ > Choix du niveau de requête et / d'arbitrage du bus VME		3.7.2
F1	Configuration liaison série Canal 2	modem/terminal	3.8.2
F2	Configuration Liaison série canal 1	modem/terminal	3.8.2
F4,F5	RS232C/TTL liaison série Canal 2		3.8.2
F7	Sélection Horloge duart Canal 2		3.8.2
F12	Arbitre/demandeur VME		3.7.2
F13	Validation "DISK Change"		3.8.5
F14	Entrée Reset bus SCSI		3.8.4
F15	Validation Réception SYSFAIL*		3.6.3
F16	Validation SYSCLK sur le VME		3.7.4
F17 F18 F19	\ > I/O Parallèles / Buffers ou sortie directe		3.8.3
F20	Sélection Relance Chien de garde		3.6.4
F21	Sélection DRV (0/1)		3.8.5.3
F22 F23	\ Configuration du signal S2TXC /		3.8.2.1
F24	Configuration SCSI REQ sur P2		3.8.4.4
F25	Configuration de mise à la masse des capôts des connecteurs des E/S série		3.8.2
F3	Type de Ram Dynamique (256K/1Mx4)	Configuré en usine	
F6	Horloge Duart Canal 1 Test/normal	Configuré en usine	
F8, F9	Option 68010	Configuré en usine	
F10,F11	Horloges Test/normal	Configuré en usine	


Fig. 2.1 : Emplacement des connecteurs

Fig. 2.2 : Emplacement des gouttes de soudure - Face soudure





Fig. 2.3 : Emplacement des sélecteurs et gouttes de soudure - Face composants



III - DESCRIPTION TECHNIQUE

3.1 - ESPACE D'ADRESSAGE

L'espace d'adressage du CPU de la carte TSVME110 est configurable en fonction de l'équipement choisi par l'utilisateur.

- Ram dynamique 0, 512Ko, 1Mo ou 2Mo
- Blocs Jedecs 0-2 : Ram, Eeprom ou Eprom

Le cas des Eeproms est ramené à celui des rams.

- Principales remarques sur le tableau qui suit :

- zone \$FFFFFF à \$F00000 :

VME adressage court, périphériques et registres internes. Les périphériques optionnels (floppy et scsi) sont toujours décodés, c'est à dire qu'un accès aux zones d'adresse correspondantes se passe sans "bus time out" en l'absence des composants.

- zone \$EFFFFFF à \$E00000

Blocs Jedecs. Le résultat d'un accès à cette zone dépend de la configuration choisie par SW12.

- zone \$DFFFFFF à \$C00000

Module utilisateur. Le module doit fournir les signaux DTACK* et BERR* du CPU lors des accès à cette zone.

- zone \$BFFFFFF à \$010000

Accès VME standard ou Ram dynamique selon la configuration

- zone \$FFFF à 0


Accès Ram dynamique ou bloc Jedec 0 selon la configuration.

- Le sélecteur SW12 fournit au système de décodage la configuration choisie par l'utilisateur.

Fig. 3.1 : Espace d'adressage

ADDRESSE	FONCTIONS
\$FFFFFF \$FF0000	VME Adressage court 64 Ko
\$FE0000	Registre de Parité
\$FD0000	SCSI
\$FC0000	Floppy
\$FB0000	Registres utilisateur
\$FA0000	TIMER
\$F90000	PIT
\$F80000	DUART
\$F70000	Config. DTACK Jedec : Délai banc 3
\$F60000	Config. DTACK Jedec : Délai banc 2
\$F50000	Config. DTACK Jedec : Délai banc 1
\$F40000	Config. DTACK Jedec : Délai banc 0
\$F30000	Masque IT VME
\$F20000	Masque IT LOCALES
\$F10000	Registre de Bus Time Out
\$F00000	HORODATEUR
\$EFFFFF \$E00000	Zone de 4 blocs de 2 Jedecs
\$DFFFFF \$C00000	Module utilisateur
\$BFFFFFF	
	V M E S T A N D A R D
\$200000	
\$100000	
\$080000	DRAM
\$010000	DRAM 1Mo
000000	Jed. B0 DRAM 512 Ko 2Mo

Emplacement de SW12



- Les lignes CF1 et CF0 définissent la configuration de Ram dynamique.

	CF (1-0)	RAM DYNAMIQUE	VME STANDARD
CF0 0---0 CF1 0---0	0	Absente	\$010000 à \$BFFFFFF
CF0 0 0 CF1 0---0	1	512Ko 0 à \$07FFFF	\$080000 à \$BFFFFFF
CF0 0---0 CF1 0 0	2	1 Mo 0 à \$0FFFFFF	\$100000 à \$BFFFFFF
CF0 0 0 CF1 0 0	3	2 Mo 0 à \$1FFFFFF	\$200000 à \$BFFFFFF

- les lignes CF2 à CF4 concernent le choix des composants montés sur les blocs de Jedecs et sont décrits aux paragraphes suivants.

3.2 - LES BLOCS DE SUPPORTS JEDECS 32 BROCHES

L'utilisateur de la carte TSVME110 dispose de 4 blocs de 2 supports Jedecs 32 broches. Ces 4 blocs sont adressés dans l'espace \$E00000 à \$EFFFFFF. L'adresse de chaque bloc varie dans cette zone en fonction du type de boîtier choisi :

- Eeproms 27256 à 27010 \
- Eeproms 8K x 8, 32K x 8, 128K x 8 > Temps d'accès voir § 3.5.1.3
- Rams statiques 8K x 8, 32K x 8, 128K x 8 /

Le décodage est réalisé de telle manière que les blocs Eeproms (0 à 3) seront consécutifs pour des Eeproms de 64 Koctets ou 128 Koctets (27512 et 27010) de même que les blocs de Ram statique ou Eeprom pour des boîtiers de 32 ou 128 Koctets.


Le Bloc Jedecs 3 est dédié uniquement Eeproms.

Dans le cas de la sélection du type Eeprom, les accès en écriture sont inopérants et se terminent par un "bus time out" si celui-ci est validé pour tous les accès CPU.

Pour configurer les blocs de Jedecs, 3 opérations sont nécessaires :

1. La configuration du sélecteur SW12 :
qui indique au système de décodage le type de composant installé sur chaque bloc de jedecs. Voir paragraphe 3.2.1
2. La configuration des sélecteurs SW11, 10, 9 et 5 :
qui assurent la configuration Jedec de chaque bloc en fonction du type de composant utilisé. Voir paragraphe 3.2.2.
3. La définition par logiciel du temps d'accès à chacun des blocs avec 1 ou 0 wait state. Ce temps est mis par défaut à 1 wait state au reset.
Voir paragraphe 3.5.1.3

Un dernier point de configuration concerne la sauvegarde batterie des blocs jedecs. Le sélecteur S6 permet la sortie de la tension batterie Vbb vers les sélecteurs SW11, 10 et 9. Le sélecteur SW4 concerne le choix pile/batterie, voir paragraphe 3.2.4.

Fig. 3.2 : Implantation de chaque bloc et des sélecteurs associés

3.2.1 - Adressage des 4 blocs de supports Jedecs - Configuration du sélecteur SW12

5 liaisons sont disponibles sur le sélecteur SW12 : CF0 à CF4.
CF0 et CF1 définissent la configuration de Ram dynamique.
CF2, 3 et 4 définissent les configurations des blocs de supports Jedec.

(Voir emplacement de SW12 au § 3.1)

CF4	CF3	CF2	CF1	CF0	CODE CF (H)	BLOC 0 TYPE/TAILLE BLOC	BLOC 1 TYPE/TAILLE BLOC	BLOC 2 TYPE/TAILLE BLOC	BLOC 3 TYPE/TAILLE BLOC
0	0	0	X	X	0 à 3	Eprom 128 Ko	Eprom 128 Ko	Eprom 128 Ko	Eprom 128/256 Ko
0	0	1	X	X	4 à 7	Eprom 256 K	Eprom 256 Ko	Eprom 256 Ko	Eprom 128/256 Ko
0	1	0	X	X	8 à B	Ram statique Eeprom 64/256 Ko	Eprom 128 Ko	Eprom 128 Ko	Eprom 128/256 Ko
0	1	1	X	X	C à F	Ram statique Eeprom 64/256 Ko	Eprom 256 Ko	Eprom 256 Ko	Eprom 128/256 Ko
1	0	0	X	X	10à13	Ram statique Eeprom 64 Ko	Ram statique Eeprom 64 Ko	Eprom 128/256 Ko	Eprom 128/256 Ko
1	0	1	X	X	14à17	Ram statique Eeprom 256 Ko	Ram statique Eeprom 256 Ko	Eprom 128/256 Ko	Eprom 128/256 Ko
1	1	0	X	X	18à1B	Ram statique Eeprom 64 Ko	Ram statique Eeprom 64 Ko	Ram statique Eeprom 64 Ko	Eprom 128/256 Ko
1	1	1	X	X	1Cà1D	Ram statique Eeprom 256 Ko	Ram statique Eeprom 256 Ko	Ram statique Eeprom 256 Ko	Eprom 128/256 Ko

- La taille de bloc indiquée correspond à la taille maximum du bloc, c'est-à-dire à celle qui permet d'avoir une continuité d'adressage entre 3 ou 4 blocs de composants du même type. Cette taille correspond à la capacité de 2 boîtiers :

64 Ko = 2 Rams statiques de 32 Koctets
256 Ko = 2 boîtiers de 128 Koctets

- Dans le cas où les composants montés sur la carte ont une capacité inférieure à la taille sélectionnée pour le bloc de Jedecs, ces composants sont vus plusieurs fois dans la zone considérée. Exemple : 2 rams 8K x 8 montés en bloc 1. (taille min. 64 Koctets). Ces Rams sont vues 4 fois dans la zone bloc 1 aux adresses :

- \$E10000 à \$E13FFF
 - \$E14000 à \$E17FFF
 - \$E18000 à \$E1BFFF
 et - \$E1C000 à \$E1FFFF

- Dans le cas où seulement 2 blocs de même type sont consécutifs, la continuité d'adressage est obtenue quelle que soit la taille des boîtiers en n'utilisant que les zones contigües d'adressage entre les 2 zones de décodage.

Exemple : Codes de configuration 10 à 17

	\$EFFFFFF		
BLOC 3	2 x 27010 256 K	\$EDFFFF 2 x 27512 182 Ko	\$ECFFFF 2 x 27256 64 Ko
	\$EC00000		
	\$EBFFFF	2 x 27512 128 Ko	2 x 27256 64 Ko
BLOC 2	2 x 27010 256 K	\$EA0000	\$EB0000
	\$E800000		

Les blocs 2 et 3 pourront toujours être vus de manière contigüe en faisant commencer l'adresse du bloc 2 à la valeur appropriée dans la zone bloc 2.

Le tableau qui suit fournit l'adressage des blocs de Jedecs, de la Ram dynamique et du bus VME pour les différents codes de configuration 0 à \$1F (sur CF0-CF4).

La ligne "MAP 00XXXX" indique le bloc jedec adressé au reset par le CPU. Il s'agit du premier bloc configuré en eeprom. Les accès du CPU en page 0 (00XXXX) se feront au bloc jedec tant qu'un accès en zone jedec (\$EXXXXX) n'aura pas été effectué.

En cas d'absence de Ram dynamique, le bloc de supports Jedecs 0 est vu en permanence à la page 0.

SR64	signifie	Ram statique	(ou Eeprom)	64 Koctets (taille max. du bloc)
SR128	"	" "		128 Koctets
Ep128	"	Eprom 128 Koctets		
Ep256	"	Eprom 256 Koctets		

Fig. 3.3 : Adressage des 4 blocs de jeds

Cod conf. Adr \$ F 0000	Ø	1, 2, 3	4	5, 6, 7	8	9, A, B	C	D, E, F	10	11, 12, 13	14	15, 16, 17	18	19, 1A, 1B	1C	1D, 1E, 1F
\$ EF 0000	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3
\$ EE 0000	B2 Ep 128	B2	B2	B2	B2 Ep 128	B2	B2 Ep 256	B2 Ep 256	B2 Ep 256	B2	B2	B2	B2	B2	B2 SR 256	B2
\$ ED 0000	B1 Ep 128	B1	B1	B1	B1 Ep 128	B1	B1 Ep 256	B1 Ep 256	B1 Ep 256	B1	B1	B1	B1	B1	B1 SR 256	B1
\$ EC 0000	B0 Ep 128	B0	B0	B0	B0	B0	B0 Ep 256	B0 Ep 256	B0 Ep 256	B0	B0	B0	B0	B0	B0 SR 256	B0
\$ EB 0000	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3
\$ EA 0000	B2 Ep 128	B2	B2	B2	B2 Ep 128	B2	B2 Ep 256	B2 Ep 256	B2 Ep 256	B2	B2	B2	B2	B2	B2 SR 256	B2
\$ E9 0000	B1 Ep 128	B1	B1	B1	B1 Ep 128	B1	B1 Ep 256	B1 Ep 256	B1 Ep 256	B1	B1	B1	B1	B1	B1 SR 256	B1
\$ E8 0000	B0 Ep 128	B0	B0	B0	B0	B0	B0 Ep 256	B0 Ep 256	B0 Ep 256	B0	B0	B0	B0	B0	B0 SR 256	B0
\$ E7 0000	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3
\$ E6 0000	B2 Ep 128	B2	B2	B2	B2 Ep 128	B2	B2 Ep 256	B2 Ep 256	B2 Ep 256	B2	B2	B2	B2	B2	B2 SR 256	B2
\$ E5 0000	B1 Ep 128	B1	B1	B1	B1 Ep 128	B1	B1 Ep 256	B1 Ep 256	B1 Ep 256	B1	B1	B1	B1	B1	B1 SR 256	B1
\$ E4 0000	B0 Ep 128	B0	B0	B0	B0	B0	B0 Ep 256	B0 Ep 256	B0 Ep 256	B0	B0	B0	B0	B0	B0 SR 256	B0
\$ E3 0000	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3
\$ E2 0000	B2 Ep 128	B2	B2	B2	B2 Ep 128	B2	B2 Ep 256	B2 Ep 256	B2 Ep 256	B2	B2	B2	B2	B2	B2 SR 256	B2
\$ E1 0000	B1 Ep 128	B1	B1	B1	B1 Ep 128	B1	B1 Ep 256	B1 Ep 256	B1 Ep 256	B1	B1	B1	B1	B1	B1 SR 256	B1
\$ E0 0000	B0 Ep 128	B0	B0	B0	B0	B0	B0 Ep 256	B0 Ep 256	B0 Ep 256	B0	B0	B0	B0	B0	B0 SR 256	B0
\$BFFFF	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std	VME Std
\$200 000	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3
\$100 000	B2 Ep 128	B2	B2	B2	B2 Ep 128	B2	B2 Ep 256	B2 Ep 256	B2 Ep 256	B2	B2	B2	B2	B2	B2 SR 256	B2
\$080 000	B1 Ep 128	B1	B1	B1	B1 Ep 128	B1	B1 Ep 256	B1 Ep 256	B1 Ep 256	B1	B1	B1	B1	B1	B1 SR 256	B1
\$010 000	B0 Ep 128	B0	B0	B0	B0	B0	B0 Ep 256	B0 Ep 256	B0 Ep 256	B0	B0	B0	B0	B0	B0 SR 256	B0
MAP 00 xxxx	B3 Ep 256	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3	B3


3.2.2 - Configuration Jedec de chaque bloc de supports

Les 2 supports Jedecs d'un bloc doivent être équipés du même type de composant avec un temps d'accès identique, sinon le bloc doit être aligné sur le temps d'accès le plus long.

3.2.2.1 - Les blocs 0, 1 et 2 peuvent être équipés des boîtiers suivants:

- Eeproms :
27256, 27512 et 27010.
- Eeproms :
avec le système "DATA polling" 8K x 8, 32K x 8, 128K x 8, 28C256 ou 28C010
- Rams statiques :
8K x 8, 32K x 8, 128K x 8.
Il est possible de sauvegarder le contenu des rams en les alimentant par Vbb (tension batterie). Se référer au paragraphe 3.2.4 pour les spécifications de la batterie ou de la pile.

Ceci conduit à utiliser une zone de gouttes de soudures des 2 x 21 pts définie ci-dessous, pour chacun de ces blocs.



Le tableau qui suit donne les différentes configurations de SW11, 10 et 9 en fonction du type de composant monté sur le bloc correspondant.

Fig. 3.4 : Configurations possibles sur SW11, 10 et 9

CONFIGURATION SW...																					
Jumper chip	H/L J 30,32		L J 31		L J 29		H/L J 28		H/L J 3		H/L J 24		H/L J 22		HJ 31		HJ 29				
	1-2 Vbb	3-4 Vcc	5-6 Vcc	7-8 A16	9-10 WL*	11-12 WL*	13-14 A15	15-16 Vcc	17-18 A14	19-20 Vcc	21-22 A15	23-24 A16	25-26 OE*	27-28 CS*	29-30 CS*	31-32 Gnd	33-34 Vcc	35-36 A16	37-38 WH*	39-40 WH*	41-42 A15
EPROMS	27256			NC														NC			
	27512			NC														NC			
	27010			PGM														PGM			
RAMS	8 K x 8			NC														NC			
	32 K x 8			NC														NC			
	128 K x 8			A15														A15			
EEPROMS	8 K x 8			NC														NC			
	32 K x 8			NC														NC			
	128 K x 8																				

① see § 2.2.4

① see § 2.2.4


Le sélecteur SW11 configure le bloc de jedec 0 IC61, IC62 (pair, impair)
 Le sélecteur SW10 configure le bloc de jedec 1 IC59, IC60 (pair, impair)
 Le sélecteur SW9 configure le bloc de jedec 2 IC38, IC39 (pair, impair)

3.2.2.2 - Le bloc de supports Jedecs n° 3

Le Bloc n° 3 (IC29 et IC30) ne peut recevoir que des Eeproms 27256, 27512 et 27010. Le sélecteur SW5 permet de configurer le bloc en fonction du type d'Eeprom choisi. IC29 reçoit l'Eeprom des octets PAIRS et IC30 celle d'octets IMPAIRS.

Bloc Jedec 3 - Sélecteur SW5

COMPOSANTS		1-2	3-4
EEPROMS	27256	○	○
			○
	27512	○	○
		○	
	27010	○	○
		○	



3.2.3 - Définition du temps d'accès des 4 blocs de support Jedecs

Cette définition se fait par logiciel. Au reset de la carte, la durée d'un cycle d'accès est mise à 1 wait state par défaut. Les registres B0DEL, B1DEL, B2DEL et B3DEL permettent de ramener la durée d'un cycle d'accès à 0 Wait state..

Ces registres sont des registres 1 bit en écriture seulement sur le bit de donnée CPU D7 :

D7	NOMBRE de WAIT STATES	BOITIERS	Temps d'accès maximum des boîtiers à utiliser avec :		
			68000 8MHz	68010 10MHz	68010 12.5 MHz
1	1	RAM EEPROM	300ns	200ns	150ns
		EPROM	400ns	300ns	250ns
0	0	RAM EEPROM	150ns	100ns	80ns
		EPROM	250ns	200ns	150ns

Adresse de ces registres :

- B0DEL	\$F40001	Registre délai banc 0
- B1DEL	\$F50001	Registre délai banc 1
- B2DEL	\$F60001	Registre délai banc 2
- B3DEL	\$F70001	Registre délai banc 3

3.2.4 - Sauvegarde batterie

La carte TSVME110 est équipée en standard d'une batterie Dielh 3,6 V 110 mAh (NCM3 6 R 7). La liaison SW4 doit être présente pour le chargement de la batterie. La liaison SW6 valide la sauvegarde batterie sur les sélecteurs SW11, 10 et 9 (voir paragraphe 3.2.2 - figure 3.4) et sur la logique de contrôle des accès aux blocs 0, 1 et 2.

Sur chacun de ces sélecteurs SW11, SW10 et SW9, l'utilisateur peut choisir de valider ou non la sauvegarde batterie du bloc :

liaison 1-2 présente
liaison 3-4 absente

sauvegarde batterie

liaison 1-2 absente
liaison 3-4 présente

pas de sauvegarde batterie

La figure 3.2 (au § 3.2) indique l'emplacement des points 1 et 2 des sélecteurs SW11, 10 et 9.

Selon le type de Ram statique utilisée, la durée maximum de la sauvegarde batterie va varier.

Exemple :


6 rams statiques : standby current 1uA, total 6uA
soit 2 ans de sauvegarde

6 rams statiques : standby current 100uA, total 0,6 mA
soit 180 heures de sauvegarde.

OPTIONS : Il est possible de monter une pile au lithium SAFT LSL3 CN 3,6V 850 mAh. Dans ce cas, la liaison SW4 doit être absente.

- Il est aussi possible de fournir l'alimentation de sauvegarde par la ligne VMEVBB du bus VME. Un système de diodes évite les conflits avec la batterie ou la pile de la carte. SW6 garde la même fonction qu'avec la batterie ou pile de la carte.

Emplacement de SW4 et SW6



3.3 - OPTION RAM DYNAMIQUE

La carte TSVME110 peut être équipée d'une mémoire dynamique de 512 Ko, 1 Mo ou 2 Mo. La version 2 Mo est réalisée avec des boîtiers 1 M x 4.

Equipement en fonction de la configuration Ram dynamique :

512 Ko	boîtiers 256 K x 4 F3 1-2 4-5	IC15, 22, 32 et 44 montés
1 Mo	boîtiers 256 K x 4 F3 1-2 4-5	IC15, 16, 22, 23, 32, 33, 44 et 45 montés
2 Mo	boîtiers 1 Mo x 4 F3 2-3 5-6	IC15, 22, 32 et 44 montés

- Temps d'accès 1 wait state

- Le contrôle de la parité est effectué lors de tous les accès à la Ram dynamique en lecture. Le signal d'erreur de parité (PARERR*) est fourni sur le sélecteur des interruptions locales : SW14, 15 (§ 2.4.2). Ce signal est désactivé par le reset matériel de la carte ou par une lecture du registre de parité (§ 2.5.1.1) à l'adresse \$FEXXX1. Lors de cette lecture le bit D7 fournit l'état de PARERR* .

d7 = 0 erreur de parité détectée
d7 = 1 pas d'erreur de parité.

3.4 - GESTION DES INTERRUPTIONS

Le dispositif logique de la carte TSVME110 assure la gestion de 7 niveaux d'interruptions locales et des 7 niveaux d'interruptions VME.

Lors de l'acquittement d'une interruption du bus VME, le système active le signal VIACK* qui provoque une requête du bus VME et un cycle de reconnaissance d'interruption sur ce bus.

Lors de l'acquittement d'une interruption locale, le signal VPA* du CPU est activé : tous les acquittements d'interruptions locales sont autovectorisés (vecteurs \$19 à \$1F).

3.4.1 - Requêtes d'interruption du bus VME.

La carte TSVME110 gère les 7 lignes d'interruption VME. La validation des interruptions se fait par logiciel. Après un reset matériel de la carte, toutes les requêtes d'interruption VME sont masquées.

Une écriture dans les registres 1 bit de masque IT VME.

avec D7 :

à 1 valide le niveau correspondant.
à 0 masque le niveau correspondant.

Adr. :

\$F3XXX3	registre	masque	niveau 1	bus VME
\$F3XXX5	"	"	niveau 2	" "
\$F3XXX7	"	"	niveau 3	" "
\$F3XXX9	"	"	niveau 4	" "
\$F3XXXB	"	"	niveau 5	" "
\$F3XXXD	"	"	niveau 6	" "
\$F3XXXF	"	"	niveau 7	" "

Ces registres sont à écriture seulement.


3.4.2 - Requêtes d'interruptions locales

Les différentes sources d'interruptions locales sont regroupées sur le sélecteur SW14 et peuvent être redirigées par cavalier ou wrapping sur les 7 lignes d'interruptions locales gérées par la logique de la carte. De plus, la logique permet un masque par logiciel de ces interruptions. Au reset matériel de la carte toutes les lignes d'interruptions locales sont masquées. Une écriture dans les registres 1 bit de masque it locales avec D7 :

= 1 valide le niveau correspondant.
= 0 masque le niveau correspondant.

Adr. :

\$F2XXX3	registre	masque	it locale	niveau 1
\$F2XXX5	"	"	"	" niveau 2
\$F2XXX7	"	"	"	" niveau 3
\$F2XXX9	"	"	"	" niveau 4
\$F2XXXB	"	"	"	" niveau 5
\$F2XXXD	"	"	"	" niveau 6
\$F2XXXF	"	"	"	" niveau 7

Fig. 3.5 : Configuration des interruptions locales

Le sélecteur SW14 permet de configurer les 7 lignes d'interruptions locales LIT1* à LIT7*

BPRST* permet de mettre la sortie du chien de garde WDOG* en "ou câblé" avec le bouton poussoir sur le reset matériel de la carte.

Les sources d'interruptions locales sont toutes en collecteur ouvert et actives à 0 :

- ITSCSI* :

Requête d'interruption du contrôleur de bus SCSI (WD33C93).

- ITFLOP* :

Requête d'interruption du contrôleur d'interface floppy (WD35C67).

- ITPIT* :

Requête d'interruption du port parallèle (PIT 68230).

- ITMOD* :

Requête d'interruption du module utilisateur.

- ITDUART* :

Requête d'interruption du contrôleur des 2 liaisons série (Z8530).

- ITTIMER* :

Requête d'interruption du triple timer (68B40).

- VFAIL* :

Requête d'interruption sur un "ou câblé" des signaux du bus VME ACFAIL* et SYSFAIL* . (si la goutte de soudure F15 est présente).

- ABORT* :

Requête d'interruption sur activation du bouton poussoir "ABORT" de la face avant.

- PARERR* :

Requête d'interruption sur erreur de parité de la mémoire dynamique.

- WDOG* :

Sortie du dispositif de chien de garde (collecteur ouvert) qui peut être câblée soit sur une des lignes d'interruption, soit sur le reset matériel de la carte.

3.5 - REGISTRES DE COMMANDE ET STATUS

La carte TSVME110 comporte plusieurs types de registres de contrôle et status :

- Registres intégrés au dispositif de contrôle de la carte.
 - Registre de parité.
 - Registres de masque des interruptions locales et VME.
 - Registres de contrôle du bus Time out.
 - Registres de configuration du temps d'accès aux 4 bancs jedecs - voir paragraphe 2.
- Registre de commande et status général de la carte.
- Registre de relance du chien de garde.
- Registre : afficheur décimal.
- Registre optionnel : commande et status des interfaces SCSI et Floppy.

3.5.1 - Registres intégrés au dispositif de contrôle de la carte.

Tous ces registres sont des registres 1 bit, c'est le bit D7 du CPU qui est pris en compte lors des écritures à un des registres et mis à jour lors des lectures.

3.5.1.1 - Registre de parité - Lecture seulement

Adresse : \$FEXXX1.

Lecture sur le bit D7 de l'état du signal d'erreur de parité (PARERR*).

D7 = 1 pas d'erreur de parité
 D7 = 0 erreur de parité détectée lors d'un accès en lecture à la Ram dynamique. La lecture de ce registre désactive le signal PARERR*.

3.5.1.2 - Masques des interruptions locales et VME -
Ecriture seulement

Ces registres sont :

- mis à 0 par le reset matériel de la carte ou une écriture avec D7 = 0
- mis à 1 par une écriture avec D7 = 1.

A 0, l'interruption correspondant au registre est masquée ; à 1, elle est validée.

Adresse	Masque IT	Niveau
\$F2XXX3	Locale	1
\$F2XXX5	"	2
\$F2XXX7	"	3
\$F2XXX9	"	4
\$F2XXXB	"	5
\$F2XXXD	"	6
\$F2XXXF	"	7
\$F3XXX3	VME	1
\$F3XXX5	"	2
\$F3XXX7	"	3
\$F3XXX9	"	4
\$F3XXXB	"	5
\$F3XXXD	"	6
\$F3XXXF	"	7

3.5.1.3 - Registres de contrôle du 'Bus Time out'

Le dispositif de contrôle du 'Bus time out' comprend 2 registres 1 bit en écriture seulement : BTODIS et BTOMOD, mis à 0 par une écriture avec D7 = 0 ou par le reset matériel de la carte et mis à 1 par une écriture avec D7 = 1.

Une lecture aux adresses correspondant à ces registres fournit sur D7 l'état du signal BTOUT (voir § 3.6.2 pour les significations de l'état de ce signal).

Adresse	Ecriture Registre	Lecture
\$F10XX1	BTOMOD	BTOUT
\$F18XX1	BTODIS	BTOUT

Contrôle du bus time out par BTODIS, BTOMOD :

BTODIS	BTOMOD	
0	X	Bus time out inopérant
1	0	Bus time out actif, seulement lors des accès au bus VME, à partir du moment où le bus est accordé à la carte TSVME110.
1	1	Bus time out actif sur tous les cycles du CPU à partir du front descendant d'AS*.

3.5.1.4 - Registres de configuration des temps d'accès aux 4 bancs de supports Jedec - Ecriture seulement

Ces 4 registres 1 bit fonctionnent sur le bit D7 comme les précédents. Ils sont mis à 1 par le reset matériel de la carte ou une écriture aux adresses correspondantes avec D7 = 1 et mis à 0 par une écriture avec D7 = 0.

Adresse	Registre	Banc Jedec
\$F4XXX1	B0DEL	0
\$F5XXX1	B1DEL	1
\$F6XXX1	B2DEL	2
\$F7XXX1	B3DEL	3

Si le registre d'un banc est à 1 :

- Un cycle d'accès du CPU à ce banc comportera 1 wait state.

Si le registre d'un banc est à 0 :

- Un cycle d'accès du CPU à ce banc s'exécutera sans wait state.

Se reporter au tableau du paragraphe 3.2.3 pour les temps d'accès maximum des boîtiers à utiliser sur un banc Jedec en fonction de la configuration du temps d'accès désiré..

3.5.2 - Registre de commande et status général de la carte.

Ce registre est en lecture et écriture.

Adresse d'accès : \$FBXXX1

En écriture :

D7	D6	D5	D4	D3	D2	D1	D0
NU	OVFAIL*	NU	MWDOG	Led3	Led2	Led1	Fail
_____	_____	_____	_____	_____	_____	_____	_____

Ce registre est mis à 0 par le reset matériel de la carte TSVME110.

bits 0-3 :

- FAIL, LED1, LED2, LED3 : signaux de commande des leds utilisateur de la face avant.

= 0 led allumée

= 1 led éteinte

L'autotest de la carte éteint les LEDS 1 à 3, et la LED FAIL si tous les tests se sont déroulés correctement. (Voir § 3.11 - FACE AVANT).

bit 4 - MWDOG : Mode de fonctionnement du chien de garde.

= 0 le chien de garde se déclenche si le comptage n'est pas relancé avant le temps maximum fixé.

= 1 le chien de garde se déclenche.

. soit si le comptage est relancé dans un délai inférieur au temps minimum fixé.


. soit s'il n'est pas relancé avant le temps maximum fixé.

voir paragraphe 3.6.4.

bit 6 - OVFAIL* : Activation du signal SYSFAIL* du bus VME lorsque ce bit est à 0.

La carte TSVME110 relâche le signal sysfail* du bus VME lorsque ce bit est mis à 1.

Emplacement du sélecteur SW7



En Lecture :

D7	D6	D5	D4	D3	D2	D1	D0
ABORT*	SYSFAIL*	ACFAIL*	MODHCK	Led3	Led2	Led1	FAIL

bits 0-3 : Etat des signaux FAIL, LED1, LED2, LED3

Positionnés par l'écriture de ce registre.

bit 4 : MODHCK - Etat du sélecteur SW7

0 = cavalier présent

1 = cavalier absent

Ce bit est utilisé par la version standard du debugger TSVBUG pour boucler sur la fonction autotest à la mise sous tension de la carte si le cavalier est présent sur SW7.

bit 5 : Etat du signal ACFAIL* du bus VME.

bit 6 : Etat du signal SYSFAIL* du bus VME.

bit 7 : Etat du signal ABORT* de la carte
(activé par l'appui sur le bouton poussoir BP2 ("Abort" de la face avant)).

ACFAIL*, SYSFAIL* et ABORT* sont actifs à 0.

3.5.3 - Registre de relance de chien de garde

Adresse \$FBXXX7

En écriture :

Une écriture à cette adresse relance le compteur du chien de garde (si le sélecteur F20 est positionné en relance interne. paragraphe 3.6.4) c'est à dire remet à 0 le compteur du chien de garde.

En lecture :

Registre 4 bits.

D3	D2	D1	D0
IWDOG*	CPTM	CPTH	CPTH2

BIT 0 : CPTH2

Ce signal est une sortie fixe du compteur du chien de garde dont la période est de 0,262144 s.

BIT 1 : CPTH

Ce signal est la sortie du compteur de chien de garde choisie comme délai minimum de relance par le sélecteur SW2.
La période varie de 2,097152 s à 0,262144 s.

BIT 2 : CPTM

Ce signal est la sortie du compteur du chien de garde choisie comme délai maximum de relance par le sélecteur SW1.
La période varie de 4,194304 s à 0,524288 s.

BIT 3 : IWDOG*

Ce signal est la sortie de la logique du chien de garde. Actif à 0.

Ce registre est destiné à permettre, par la lecture de CPTH2 et CPTH, de contrôler le fonctionnement du watchdog sans nécessairement le déclencher.

3.5.4 - Registre Afficheur décimal

Ce registre permet de contrôler l'afficheur BCD 7 segments.

Accès en écriture seulement à l'adresse : \$FBXXX3.

Les bits 0-3 commandent la valeur décimale affichée (bit 0 = LSB, bit 3 = MSB).

Le bit 4 commande l'allumage du point de l'afficheur :

= 0 point allumé


= 1 point éteint.

Au reset matériel de la carte, la valeur affichée est 0 et le point est allumé.

3.5.5 - Registre optionnel : Commande et status des Interfaces SCSI et Floppy

Ecriture et lecture - Adresse : \$FBXXX5

En Ecriture :



Ce registre est mis à 0 par un reset matériel de la carte ou par l'instruction RESET du CPU.

bit 0 : SCRST

Activation de la ligne Reset du bus SCSI. Ce signal est actif à 1. Un reset du registre n'active donc pas la ligne Reset du bus SCSI.

bit 1 : MIT93

Masque de la ligne d'interruption du contrôleur de bus SCSI, WD33C93. Ce signal est actif à 0 : il inhibe l'interruption.

bit 2 : non utilisé

bit 3 : FPCVAL

Valeur de précompensation utilisée par le contrôleur floppy:

= 0 : 187 ns

= 1 : 125 ns.

bit 4 : INUSE

Ce signal est connecté via le sélecteur SW13 à la ligne INUSE de l'interface floppy qui est gérée par le registre de commande et non par le contrôleur de floppy.

bit 5 : MOTON

Ce signal est connecté à la ligne MOTON de l'interface floppy. Elle est gérée par le registre de commande et non par le contrôleur.

bit 6 : non utilisé**bit 7 : MIT65**

Masque de la ligne d'interruption du contrôleur de floppy WD37C65. A 0 ce signal inhibe l'interruption.

- En Lecture :

D7	D6	D5	D4	D3	D2	D1	D0
MIT65	RDY	MOTON	INUSE	FPCVAL	IRQ65	MIT93	RSTSC

On obtient une relecture du registre de commande à l'exception des bits 0, 2 et 6.

bit 0 : RSTSC

Ce bit n'est pas la recopie du bit SCRST du registre en écriture, mais il donne l'état inversé de la ligne reset du bus SCSI, qui peut être activé par un autre utilisateur du bus SCSI.

=1 reset SCSI actif
=0 reset SCSI inactif

bit 2 : IRQ65

Etat de la ligne IRQ du contrôleur de Floppy WD37C65 en amont de la logique de masquage par MIT65.

=1 ligne IRQ du contrôleur activé
=0 ligne IRQ du contrôleur inactivé

bit 6 : RDY

Etat de la ligne READY de l'interface floppy via le sélecteur SW13.


3.6 - DISPOSITIFS DE CONTROLE DE LA CARTE TSVME110

Ce paragraphe regroupe la description des dispositifs de contrôles internes à la carte ou reliés au bus VME pour les fonctions suivantes :

- Reset,
- bus time out,
- sysfail, acfail,
- chien de garde.

3.6.1 - Dispositif de Reset

Fig. 3.6 : Synoptique



Le signal RAZ* est activé :

- soit par le bouton poussoir de la face avant si la liaison SW3 est présente,
- soit à la mise sous tension de la carte, ou baisse de tension (+5V) par le 7705,
- soit par le bus VME si la liaison SW15 : 3-4 est présente,
- soit par le déclenchement du chien de garde si la liaison SW14 : 17-18 est présente.



Le signal RESET* est activé :

- soit par le signal RAZ* dans les conditions précédentes,
- soit par le CPU en particulier l'instruction RESET pour le signal RESET*.

Le signal RAZ* actif correspond au Reset matériel de la carte.

Il est appliqué :

- sur les lignes Reset* et HALT* du CPU,
- sur le système de gestion des interruptions (masques),

Implantation SW3, SW14, SW15 et F15**Face Composants****Face Soudure**

- sur les registres de :
 - . contrôle du bus time out
 - . configuration des temps d'accès aux bancs de supports Jedecs,
 - . commande et status général de la carte,
 - . l'afficheur décimal.
- sur le compteur du chien de garde,
- sur l'arbitre-demandeur du bus VME,
- sur le bus VME si la liaison SW15 : 1-2 est présente
- au Duart Z8530 via la logique des signaux RD* et WR*.

Les liaisons 1-2 et 3-4 de SW15 sont exclusives sinon on obtient un rebouclage de RAZ* sur lui-même par IVRST*.

Le signal RESET* est connecté :

- au CPU
- aux périphériques :
 - . timer 68B40
 - . PIT 68230
 - . contrôleur de bus SCSI WD33C93,
 - . contrôleur de floppy WD37C65

3.6.2 - Dispositif de Bus Time Out

Ce dispositif est inhibé au reset matériel de la carte. Deux registres 1 bit permettent de le mettre en oeuvre.

BTODIS	\$F18XX1
BTOMOD	\$F10XX1

Ces deux registres mis à 0 au reset, peuvent être programmés par une écriture aux adresses correspondantes ; ils prennent la valeur du bit de donnée D7.

BTODIS	BTOMOD	DISPOSITIF DU BUS TIME OUT
0	X	Bus time out inopérant
1	0	Bus time out actif, seulement lors des accès au bus VME, à partir du moment où le bus est accordé à la carte TSVME110.
1	1	Bus time out actif sur tous les cycles du CPU à partir du front descendant d'AS*.

Le délai entre le début de l'activation du dispositif de Bus Time Out et la génération du "bus error", si AS* est toujours actif, est de 263 us minimum et 279 us maximum.

Lors d'un accès au bus VME, un bus time out entraîne l'activation du signal BERR* du bus VME.


Tout déclenchement du bus time out positionne un registre BTOUT dont la valeur peut être lue en \$F1XXX1, sur le bit D7.

D7 = 1 le dispositif de bus time out a été déclenché
D7 = 0 le dispositif de bus time out n'a pas été déclenché depuis le reset matériel de la carte ni depuis la dernière lecture de ce registre.

BTOUT est mis à 0 par le reset matériel de la carte ou en fin du cycle de lecture de ce registre en \$F1XXX1.

3.6.3 - Gestion et Contrôle de SYSFAIL* et ACFAIL* du bus VME

Fig. 3.7 : Synoptique



Le signal ACFAIL* du bus VME entre systématiquement sur la carte TSVME110. Il peut être lu en permanence sur le bit D5 du registre de status général de la carte.

Il peut aussi activer une interruption locale de la carte connectée en "ou câblé" avec sysfail* sur la broche 14 du sélecteur SW14.


L'état du signal SYSFAIL* du bus VME peut être lu en permanence sur le bit D6 du registre de status général de la carte.

Il peut aussi activer une interruption locale de la carte si la liaison F15 est présente. Dans ce cas, il est connecté en "ou câblé" avec ACFAIL* sur la broche 14 du sélecteur SW14.

La carte active le signal SYSFAIL* du bus VME avec le bit D6 du registre de commande général de la carte. Ce bit est mis à 0 au reset matériel de la carte ou par l'écriture du registre avec D6 à 0. (Etat actif sur le bus VME). Il est relâché par l'écriture du registre de commande général avec D6 à 1. - Voir emplacements de F15 et SW14 au § 3.6.2.

3.6.4 - Le dispositif de chien de garde

Fig. 3.8 : Synoptique



Description du dispositif :

Ce dispositif de chien de garde permet de déclencher de 2 manières différentes :

1. Mode classique :

Si le signal de relance n'est pas activé dans un délai inférieur au temps maximum.

2. Mode MIN/MAX :

Le déclenchement a lieu soit si le signal de relance est activé dans un délai inférieur au temps minimum, soit s'il n'est pas activé dans un délai inférieur au temps maximum comme dans le mode classique.

Ce mode Min/Max permet d'augmenter la sécurité des applications en suivant les recommandations de l'Institut National de Recherche sur la Sécurité. Un problème d'exécution du programme d'application peut se traduire aussi bien par un temps de boucle trop court que par un temps trop long.

- Relance du chien de garde :

Le sélecteur F20 permet de choisir entre 2 sources pour le signal de relance du chien de garde quel que soit le mode de fonctionnement choisi :

- l'écriture du registre de relance du chien de garde (\$FBXXX7) avec la liaison F20 : 1-2 présente.
- un dispositif externe fournissant un signal TTL ou collecteur ouvert actif à 0 sur WDOI (connecteur P2.A23) avec la liaison F20 : 3-4 présente. (Impulsion à 0 de durée > ou = 40 ns)

Note :

Avec les 2 liaisons présentes sur F20, la relance du chien de garde se faisant par l'écriture du registre, l'utilisateur peut surveiller cette relance interne sur la ligne WDOI par un dispositif externe. Cependant, le signal sorti sur P2 dans ce cas est généré par un 74LS138 et ne peut pas être connecté à une grande distance de P2. Les impulsions à 0 ont une durée au moins égale à 250 ns.

- Sorties du chien de garde :

Le signal WDOG* actif à 0 est disponible sur P2 C23 et sur le sélecteur SW14 où il peut être connecté soit sur le Reset matériel de la carte (liaison SW14 : 18-17), soit sur une des lignes d'interruption locale.

Dans ce cas, le sous programme d'acquiescement de l'interruption correspondante peut vérifier que c'est bien le chien de garde qui a déclenché l'interruption par la lecture du registre du chien de garde (\$FBXXX7) l'état de WDOG* est donné sur le bit D3 (actif à 0); l'état de CPTH sur D1 à 0 indique que le délai minimum n'était pas écoulé ou l'état de CPTM sur D2 à 1 que le temps maximum était dépassé.

- Après le déclenchement du chien de garde :

En mode classique (temps maximum), il suffit d'activer le signal de relance du chien de garde pour relancer le comptage.

En mode MIN/MAX, il faut passer en mode classique avant d'exécuter la relance du chien de garde, puis exécuter cette relance et remettre le bit MWDOG* du registre de commande général à 1 pour revenir au mode MIN/MAX.

- Contrôle du Chien de garde :

Le contrôle du fonctionnement du chien de garde, (comptage actif) peut s'effectuer par la lecture du registre de chien de garde : le bit D0 donne l'état de la sortie du compteur dont la période est de 262,144 ms.

Sélection du temps MAXIMUM :

Elle est réalisée sur le sélecteur SW1, par wrapping.

SW1		
1	o----->	CPTM
2	o<-----	Q .5 Période : 524,288 ms
3	o<-----	Q 1 Période : 1 048,576 ms
4	o<-----	Q 2 Période : 2 097,152 ms
5	o<-----	Q 4 Période : 4 194,304 ms

Le déclenchement du chien de garde se fait sur le front montant de la sortie choisie c'est à dire à la moitié de la période.

Liaison SW1	1-5	déclenchement : 2 097,152 ms
	1-4	déclenchement : 1 048,576 ms
	1-3	déclenchement : 524,288 ms
	1-2	déclenchement : 262,144 ms

Sélection du temps MINIMUM (actif si MWDOG* = 1) :

Elle est réalisée sur le sélecteur SW2 par wrapping.

SW2		
1	o----->	CPTH
2	o<-----	Q .25 Période : 262,144 ms
3	o<-----	Q .5 Période : 524,288 ms
4	o<-----	Q 1 Période : 1 048,576 ms
5	o<-----	Q 2 Période : 2 097,152 ms

Le déclenchement du chien de garde se produit lors de l'activation du signal de relance du chien de garde dans un délai inférieur au temps minimum fixé par la durée de l'état 0 de la sortie choisie soit :

Liaison SW2	1-5	déclenchement : 1 048,576 ms
	1-4	déclenchement : 524,288 ms
	1-3	déclenchement : 262,144 ms
	1-2	déclenchement : 131,072 ms

Connexions sur P2 :

WDGI*	P2. a23
WDGO*	P2. c23

3.7 - INTERFACE DU BUS VME

La carte TSVME110 est uniquement maître sur le bus VME. Cette interface comprend :

- le module DTB,
- l'arbitre / demandeur de bus,
- la gestion des interruptions,
- la gestion des signaux de contrôle.

3.7.1 - Le module de transfert des données (DTB)

Le CPU de la carte TSVME110 accède au bus VME selon les formats suivants :

- A24 : D16/D08
- A16 : D16/D08
- Espace d'adressage du bus VME par la carte TSVME110 :
 - . En adressage standard (A24:D16) : le début de l'espace d'adressage VME dépend de la taille de la mémoire dynamique :

RAM DYN. absente	:	VME standard	\$10000 - \$BFFFFFF
512K	:	" "	\$80000 - \$BFFFFFF
1Mo	:	" "	\$100000 - \$BFFFFFF
2Mo	:	" "	\$200000 - \$BFFFFFF
 - . Adressage court (A16:D16) : \$FF0000 - \$FFFFFF
- Codes modificateurs d'adresse utilisés :


CODE	FONCTION SUR LE BUS VME
\$29	Adressage court accès I/O utilisateur
\$2D	Adressage court accès I/O superviseur
\$39	Adressage standard accès donnée utilisateur
\$3A	Adressage standard accès programme utilisateur
\$3D	Adressage standard accès donnée superviseur
\$3E	Adressage standard accès programme superviseur

3.7.2 - Arbitre - demandeur du bus VME


La carte TSVME110 est équipée d'un arbitre VME à un seul niveau. Cet arbitre est désélectable par le sélecteur : F12. L'arbitre est actif si un cavalier est présent sur F12. Il est inhibé dans le cas contraire et la carte est simplement demandeur sur le bus VME.

Le demandeur fonctionne suivant l'option "RELEASE ON REQUEST". Les sélecteurs SW16, SW17, SW18 permettent de choisir le niveau de requête et de contrôle du bus grant du bus VME.

Implantation de F12, SW16, SW17 et SW18



Implantation de F16, face soudures



Les BGIN et BGOUT non contrôlés doivent être chaînés ; par exemple si le niveau de requête et de contrôle choisi est le niveau 3, BG2IN* doit être reliés à BG2OUT*, BG1IN* à BG1OUT* et BG0IN* à BG0OUT*.

SW17.2	BG3IN*	SW18.2	BG3OUT*
SW17.3	BG2IN*	SW18.3	BG2OUT*
SW17.4	BG1IN*	SW18.4	BG1OUT*
SW17.5	BG0IN*	SW18.5	BG0OUT*

Ces liaisons se font par wrapping :

Liaison sur SW16, SW17 et SW18	Niveau de la Requête et du contrôle du bus grant
1 - 2	3
1 - 3	2
1 - 4	1
1 - 5	0

3.7.3 - Contrôle des interruptions sur le bus VME

La carte TSVME110 peut contrôler simultanément les 7 niveaux d'interruption du bus VME.

Le contrôle des interruptions comporte 7 registres de masque des interruptions VME.

Lors d'un reset matériel de la carte, toutes les requêtes d'interruption VME sont masquées. L'utilisateur peut démasquer individuellement chaque niveau d'interruption par l'écriture du registre de masque IT VME correspondant avec D7 = 1 et les remasquer avec D7 = 0.

Adresses \$F3XXX3,5,7,9,B,D,F, pour les niveaux 1 à 7.

cf paragraphe 3.5.1.1.

La carte TSVME110 ne possède pas d'interrupteur VME.

3.7.4 - Gestion des signaux de contrôle du bus VME

SYSRESET*, SYSFAIL*, ACFAIL*, SYSCLK

- SYSRESET*

Voir le § 3.6.1 pour le synoptique du dispositif de Reset de la carte.

Le sélecteur SW15 permet :

soit d'isoler la carte TSVME110 du SYSRESET* du bus VME.

- . soit d'entrer ce signal sur la carte pour activer RAZ* et RESET*,
liaison SW15 : 3-4 présente
- . soit d'activer ce signal sur le bus VME.
liaison SW15 : 1-2 présente

Dans ce cas SYSRESET* est activé par la carte TSVME110 lors de :

- la mise sous tension ou la coupure de tension
- l'appui sur le bouton poussoir 'Reset' de la face avant si la liaison SW3 est présente.
- le déclenchement du "chien de garde" si la liaison SW14 : 17-18 est présente.

Les liaisons SW15 : 1-2 et 3-4 ne doivent pas être effectuées simultanément.

Voir les emplacements de SW15, 14 et 3 en § 3.6.1

- SYSFAIL*

Voir § 3.6.3 et implantation en § 3.6.1

En entrée :

- Sysfail* peut toujours être lu sur le registre de status général de la carte (bit 6).
- Si la liaison F15 est présente, il peut activer une interruption locale en "ou câblé" avec Acfail* (SW14 : 14).

En sortie :

- Sysfail* suit le bit 6 du registre de commande général de la carte. Il est activé par un reset matériel de la carte et peut être désactivé ou réactivé par l'écriture du registre (bit 6 = 0 - Sysfail* activé).

- ACFAIL*

Voir § 3.6.3

Entrée uniquement :

peut être lu sur le registre général de la carte - bit 5.
Il est monté en "ou câblé" avec Sysfail* sur la broche 14 de SW14 (sélecteur des interruptions locales).

- SYSCLK*

La carte TSVME110 peut activer cette ligne du bus VME, si la liaison F16 est présente, avec un signal d'horloge à 16 MHz. Voir l'implantation de F16 au § 3.7.2.


3.8 - PERIPHERIQUES DE LA CARTE TSVME110

3.8.1 - Le triple Timer 68B40

La carte TSVME110 dispose en standard d'un triple Timer 68B40 capable de générer des intervalles de temps variables.

Le circuit présente trois compteurs binaires 16 bits auxquels sont associés trois registres de contrôle (un pour chaque compteur), et un registre d'état pour l'ensemble. Les compteurs sont sous contrôle logiciel et peuvent activer une ligne d'interruption locale (SW14.12).

Fig. 3.9 : Synoptique d'implantation du 68B40



- Le compteur 3 peut fonctionner en interne ou à partir de signaux externes sur P2 et fournir une sortie sur P2.

. Validation :

- permanente liaison SW8 1-2 présente
- par TIMGT* (P2.C21) " " 3-4 "

Ces deux liaisons sont exclusives.

. Horloge :

- soit l'horloge E du CPU - fréquence 1/10 de l'horloge CPU :
0,8 MHz (ou 1MHz option 68010 - 10MHz).
(ou 1.25MHz option 68010 - 12.5MHZ)
- soit horloge externe : 2 possibilités :
 - . horloge 4 MHz de la carte - liaison SW8 : 7-8
 - . horloge TIMINT entrée sur P2 : A22 - liaison SW8 : 5-6

Ces deux liaisons sont exclusives.

. Sortie :

- soit connectée sur P2 : C22 - TIMOUT -
Liaison SW8 : 11-12
- soit reliée à l'horloge du compteur 2 - liaison SW8 : 9-11

- Le compteur 2 est toujours validé et sa sortie est reliée en permanence à l'entrée horloge du compteur 1.

Son horloge est :

. soit interne :

E du CPU : 0,8 MHz (ou 1 MHz option 68010 - 10 MHz)
(ou 1.25MHz option 68010 - 12.5Mz)

. soit externe :

sortie du compteur 3 - liaison SW8 : 9-11.

- Le compteur 1 est toujours validé :

. Son horloge est :

soit l'horloge interne 0,8 MHz (options : 1 MHz ou 1.25 MHz)
soit la sortie du compteur 2.

Les 3 compteurs peuvent fonctionner soit indépendamment (dans ce cas, le compteur 1 doit être programmé en horloge interne), soit chaînés.

Adresse de base du 68B40 : \$FAXXX1

Connexions sur P2 :

TIMGT*	P2.c21	validation compteur 3
TIMINT	P2.a22	entrée compteur 3
TIMOUT	P2.c22	sortie compteur 3

EXEMPLE DE PROGRAMMATION DU TIMER 68B40

Le compteur 3 est initialisé pour générer une horloge externe sur sa sortie 03 de 25 KHz à partir de son entrée extérieure d'horloge reliée à l'horloge 4MHz de la carte par SW8 : 7 - 8.

Le compteur 2 est initialisé pour programmer une horloge externe sur sa sortie 02 de 05 KHz à partir de son entrée extérieur d'horloge reliée à la sortie du compteur 3 par SW8 : 9 - 11.

Le compteur 1 est initialisé pour générer une interruption sur sa ligne IRQ avec un délai de 100 ms, calculé à partir de son entrée d'horloge externe reliée à la sortie du compteur 2.

Le programme décrit uniquement l'initialisation du Timer, l'utilisateur doit donc mettre à la suite le programme qui va initialiser la logique de gestion des interruptions, la table de vecteurs (autovectorisées), et le programme de gestion de l'IT reçue.

Sep 2 03:43 1989 timer.s Page 1

```

timer    equ $fa0001      ; timer 68b40.
* write registers.  offsets / timer .
tmcr1    equ    0          ; control register 1 if tmcr20 = 0.
tmcr3    equ    0          ; control register 3 if tmcr20 = 1.
tmcr2    equ    2          ; control register 2.
tmsbr1   equ    4          ; msb buffer register.
tml1     equ    6          ; lsb timer 1 latches.
tmsbr2   equ    8          ; msb buffer register.
tml2     equ    $a         ; lsb timer 2 latches.
tmsbr3   equ    $c         ; msb buffer register.
tml3     equ    $e         ; lsb timer 3 latches.
* read registers.  offsets / timer .
tmsta    equ    2          ; status register.
tmcnt1   equ    4          ; msb timer 1 counter.
tmlsb1   equ    6          ; lsb buffer .
tmcnt2   equ    8          ; msb timer 2 counter.
tmlsb2   equ    $a         ; lsb buffer .
tmcnt3   equ    $c         ; msb timer 3 counter.
tmlsb3   equ    $e         ; lsb buffer .
*
* control registers bits.
tmcoe    equ %10000000 ; timer x counter output enable.
tmie     equ %01000000 ; timer x interrupt enable.
tmcmc    equ %00000100 ; timer x dual-8bits counter mode /16b mode.
tmeclk   equ %00000010 ; timer x uses Enable clock / ext.cx* clock.
tmirb    equ %00000001 ; TMCR1 ONLY : all timers in preset state.
tmwcr1   equ %00000001 ; TMCR2 ONLY : write to tmcr1 in 0/else tmcr3.
tm3psc   equ %00000001 ; TMCR3 ONLY : t3 clock is prescaled (/8).
tmcogwr   equ %00000000 ; continuous mode, init on Gv,wr.latch,rst.
tmfreqm  equ %00001000 ; freq.comp.mode, it on G!_!-! ( count time out.
tmcogr   equ %00010000 ; continuous mode, init on Gv or rst.
tmpulwm  equ %00011000 ; pulse comp.mode, it on G!_! ( count time out.
tmshgwr  equ %00100000 ; single shot mode, init on Gv,wr.latch,rst.
tmfreqp  equ %00101000 ; freq.comp.mode, it on G!_!-! ) count time out.
tmshgr   equ %00110000 ; single shot mode, init on Gv or rst.
tmpulwp  equ %00111000 ; pulse comp.mode, it on G!_! ) count time out.
*
timerst  equ    *
    lea    timer,a3
    move.b #tmwcr1,tmcr2(a3)      ; cr1 access
    move.b #tmirb,tmcr1(a3)      ; all timers in preset state.
*
    clr.b  tmcr2(a3)              ; cr3 access.
    move.b #tmcoe+tm3psc,tmcr3(a3) ; c3 in cont.mode - ext clk prescaled.
    clr.b  tmsbr3(a3)             ; 0 -> msb cr3.
    move.b #5,tml3(a3)            ; 4 -> lsb cr3 : 25khz clock.
    move.b #tmcoe+tmcmc+tmwcr1,tmcr2(a3) ; c2 in cont.,ext.clk,out en.
    move.b #3,tmsbr2(a3)          ; 3 -> msb cr2.
    move.b #$a,tml2(a3)           ; $a -> lsb cr2 : 500hz clock.
    move.b #tmshgwr+tmie+tmirb,tmcr1(a3) ; c1 in single sh.- ext clk
    clr.b  tmsbr1(a3)             ; 0 -> msb cr1
    move.b #32,tml1(a3)           ; 32 -> lsb cr1 : 100ms delay.

```

3.8.2 - Les entrées / sorties série

La carte TSVME110 dispose de 2 liaisons série disponibles à la fois sur les connecteurs SUBD 9 pts (J2, J1) de la face avant et sur P2. Ceci permet entre autres à l'utilisateur de connecter une console sur un canal et un système de développement sur l'autre pour télécharger et mettre au point un programme d'application indépendamment des autres cartes connectées sur le bus.

Le canal 1 :

est en RS232C asynchrone, et comporte 4 lignes :

TxD, Transmit data
RxD, Receive data
RTS, Request to send
CTS, Clear to send

Le sélecteur F2 permet de le configurer en modem ou en terminal.

Le canal 2 :

peut sortir en RS232C ou en niveaux TTL.

Il peut fonctionner en mode synchrone ou asynchrone.

Il comporte 7 lignes :


TxD, Transmit data
RxD, Receive data
RTS, Request to send
CTS, Clear to send
TxCl, Transmit clock
RxC, Receive clock
DCD, Data carrier detect

Les sélecteurs F4, F5 et F22 et le montage ou non des composants IC2 et IC13 permet de choisir le type de liaison RS232C ou TTL.


Le sélecteur F1 permet de configurer le canal 2 en modem ou en terminal.

Le sélecteur F7 permet de choisir l'horloge du canal 2 horloge carte 2,4576 MHz ou Receive clock externe.

Les sélecteurs F22 et F23 permettent de configurer la broche TRXCB du Z8530 en entrée ou en sortie.

Fig. 3.10 : Synoptique des E/S série


3.8.2.1 - Configuration des 2 canaux

Fig. 3.11 : Configuration du canal 1


Signal	Broche J2	Broche P2	Emission	Réception
S1TXD	3	a2	F2 : 1-2	F2 : 2-3
S1RXD	2	c2	F2 : 5-6	F2 : 4-5
S1RTS	7	a3	F2 : 7-8	F2 : 8-9
S1CTS	8	c3	F2 : 11-12	F2 : 10-11

La goutte F6 utilisée pour le test automatique de la carte est configurée en usine avec la liaison présente. L'horloge de base du canal A est entrée sur RTXCA, elle a une période de 2,4576 MHz. Cette configuration matérielle doit être prise en compte dans l'initialisation du canal A.


Fig. 3.12 : Configuration du canal 2



Emplacement de J1, J2, F1, F2, F4, F5, IC13 et IC2



Emplacement de F22 et F23



- Sens des signaux sur J1 et P2 - Sélecteur F1

Signal de sortie	Broche J1	Broche P2	Emission		Réception	
			Liaison F1	Signal Z8530	Liaison F1	Signal Z8530
S2TXD	3	C24	1-2	TXDB	2-3	RXDB
S2RXD	2	C25	5-6	TXDB	4-5	RXDB
S2RTS	7	C26	7-8	RTSB	8-9	CTSB
S2CTS	8	C27	11-12	RTSB	10-11	CTSB
* S2TXC	6	C28	13-14	TRXCB	14-15	RTXCB
* S2RXC	4	C29	17-18	TRXCB	16-17	RTXCB
S2DCD	1	C30			20-21	DCDB

(*) Avec la goutte de soudure F22 déconnectée
et la goutte de soudure F23 connectée, liaison RS232C ou TTL.

Il est aussi possible de connecter S2RXC à RTXCB en réception et de mettre en réception également S2TXC sur TRXCB. Dans ce cas, garder la configuration de F1 avec S2TXC sur TRXCB (F1 : 13 - 14) et S2 RXC sur RTXCB (F1 : 16 - 17) mais :

en liaison RS232C :

-> déconnecter la goutte de soudure F23 et connecter F22.

en liaison TTL :

-> laisser F23 connectée et F22 déconnectée.

Note : les liaisons EMISSION/RECEPTION sont exclusives l'une de l'autre.


- Niveaux des signaux RS232C / TTL (IC2, IC13, F4 , F5 et F22)

Les drivers RS232C du canal 2 sont montés sur supports et les gouttes de soudure sont situées sous les supports : F4 sous IC2, et F5 sous IC13.

En standard, les lignes du canal 2 sont en RS232C, c'est à dire qu'un 1488 est monté en IC13 et un 1489 en IC2, et qu'aucune liaison n'est effectuée sur les gouttes de soudure F4 et F5.

Si l'utilisateur veut obtenir un autre type de liaison série, il peut adjoindre un module différentiel par exemple, à l'extérieur de la carte et pour réaliser cela, choisir de sortir les signaux d'Entrées/Sorties du canal 2 en niveaux TTL.

Dans ce cas, les boîtiers 1488 et 1489 ne doivent pas être montés sur les supports IC13 et IC2 ; la goutte de soudure F22 ne doit pas être connectée et les gouttes de soudure, F4, F5 et F23 doivent être reliées de la façon suivante :




- Horloge du canal B - Sélecteur F7

L'utilisateur peut choisir comme horloge du canal B :

- . soit l'horloge carte - 2,4576 MHz (mode asynchrone) F7:1-2
- . soit l'horloge de réception de la ligne sur P2.c29 ou J1.4 (mode synchrone). F7:3-4.

La goutte F7 est placée côté soudure sous IC21 (Z8530).

Emplacement de F7 et F25 :



Mise à la masse des capots des connecteurs d'E/S série


La carte TSVME110 permet, équipée de certaines options (ocille de fixation de la face avant métalliques), de relier un plan de blindage, connecté aux fixations des connecteurs E/S série - soit à la masse mécanique, via la face avant de la carte, soit à la masse électrique de la carte.

Les connecteurs SUB_D 9 points utilisés comportent une liaison entre le capôt et les fixations

Le choix de ces configurations s'effectue par la goutte de soudure F25 en face soudure.

1. Plage reliée à la fixation de la face avant (masse mécanique)
2. Plage reliée au plan de blindage -
Fixation des connecteurs E/S série du bouton poussoir
3. Plage reliée à la masse électrique de la carte.

La configuration est obtenue par pont de soudure entre les plages que l'on souhaite connecter.

- Connexions sur P2

<u>Canal 1</u>		<u>Canal 2</u>	
S1TXD	P2.a2	S2TXD	P2.c24
S1RxD	P2.c2	S2RXD	P2.c25
S1RTS	P2.a3	S2RTS	P2.c26
S1CTS	P2.c3	S2CTS	P2.c27
		S2TXC	P2.c28
		S2RXC	P2.c29
		S2DCD	P2.c30

EXEMPLE DE PROGRAMMATION DU Z8530

L'exemple qui suit, donne d'abord le modèle de programmation du Z8530, utilisé par le programme. Ce dernier est similaire à celui qui est exécuté lors de l'autotest de la carte. Avant de revenir au TSVBUG, les 2 ports série sont réinitialisés.

Sep 2 02:05 1989 duscc.s Page 1

```

*****
* Duscc z8530 programming model
*   on tsvme 110.
*****
*
duart    equ    $f80001 ; z8530 base addr.
*   duscc registers :
*
*       offsets / duart - base addr.
*
scca     equ     4       ; channel a.
sccb     equ     0       ; channel b.
sccd     equ     2       ; offset cmd/data registers in 2 channels.
*
* write registers :
*
* wr0     equ     0       ; command register
*
R0        equ    %00000000
R1        equ    %00000001
R2        equ    %00000010
R3        equ    %00000011
R4        equ    %00000100
R5        equ    %00000101
R6        equ    %00000110
R7        equ    %00000111
R8        equ    %00001000
R9        equ    %00001001
R10       equ    %00001010
R11       equ    %00001011
R12       equ    %00001100
R13       equ    %00001101
R14       equ    %00001110
R15       equ    %00001111
*
* wr1 :
*
wdmarqen equ %100000000 ; wait/dma request enable.
wdmarqfn equ %000000001 ; wait/dma request function.
wdmarqnt equ %000000010 ; wait/dma request on rec or trans.
rxid      equ    %00000000 ; receive interrupt disable.
rxiof     equ    %00001000 ; receive int. on first char or spec.condit.
rxioa     equ    %00001000 ; receive int. on all char or spec.condit.
rxios     equ    %00001100 ; receive int. on spec.conditions only.
pisc      equ    %000000100 ; parity is special condition.
txie      equ    %000000010 ; transmitter interrupt enable.
esmien    equ    %000000001 ; external status master inq enable.
wr1std    equ    00       ; no inqs or dma.
*
* wr2 : inq vector register. (n.u on tsvme110).
*

```

Sep 2 02:05 1989 duscc.s Page 2

```

*
* wr3 : receiver parameters and control)
*
rxbpc8 equ %11000000 ; 8 bits per char.
rxbpc7 equ %01000000 ; 7 bits per char.
rxbpc6 equ %10000000 ; 6 bits per char.
rxbpc5 equ %00000000 ; 5 bits per char.
auto equ %00100000 ; auto enable.
hunt equ %00010000 ; enter hunt mode(sync).
rxerc equ %00001000 ; enable receiver crc.
adsch equ %00000100 ; address search mode (sdlc).
sycli equ %00000010 ; sych chsr load inhibit.
rxen equ %00000001 ; receiver enable.
wr3std equ rxbpc8+rxen ; 8 bits and receiver enable.
*
* wr4 : transmitter and misc receiver parameters.
*
cm64 equ %11000000 ; x64 clock mode.
cm32 equ %10000000 ; x32 clock mode.
cm16 equ %01000000 ; x16 clock mode.
cm01 equ %00000000 ; x01 clock mode.
sb1 equ %00000100 ; 1 stop bit.
sb15 equ %00001000 ; 1.5 stop bit.
sb2 equ %00001100 ; 2 stop bits.
penable equ %00000001 ; parity enable.
pev equ %00000010 ; parity even.
podd equ penable
peven equ penable+pev
wr4std equ cm16+sb1 ; 1 stop bit and x16 clock mode.
*
* wr5 : transmitter parameters and control.
*
dtrn equ %10000000 ; dtr is set (ie asserted low,cf wr14)
txbpc8 equ %01100000 ; 8 bits per char.
txbpc7 equ %00100000 ; 7 bits per char.
txbpc6 equ %01000000 ; 6 bits per char.
txbpc5 equ %00000000 ; 5 bits per char.
sdbrk equ %00010000 ; send break (txd -> continuous 0)
txen equ %00001000 ; transmitter enable.
rtson equ %00000010 ; rts is set (ie 0 on output)
sd_crc equ %00000100 ; sdhc*/crc16 crc polynomial used.(wr10)
tcrcen equ %00000001 ; transmit crc enable.
wr5std equ txbpc8+txen+rtson
*
* wr6 : sync characters or sdhc address field.(doc.7.1.7,fig 7-8)
* not used in asynchronous mode.
* - tx sync in momosync mode.
* - 1rst byte of 16b-sync in external sync mode.
* - secondary addr.field in sdhc modes.
*

```

Sep 2 02:05 1989 dusc.s Page 3

```

*
* wr7 : sync characters or sdhc flag. (doc.7.1.8, fig 7-9)
*       not used in asynchronous mode.
*       - rx sync in momosync mode.
*       - 2nd byte of 16b-sync in external sync mode.
*       - flag char. in sdhc modes.
*
* wr8 : transmit buffer.
*
* wr9 : master interrupt control.
*
sccrst  equ %11000000    ; force hardware reset.
sccrsta equ %10000000    ; force hardware reset on channel a.
sccrstb equ %01000000    ; force hardware reset on channel b.
sthl    equ %00010000    ; status high(v6-4):low(v1-3)rr2b.
ming    equ %00001000    ; master irq enable.
novect  equ %000000010    ; no vector driven on ad(0-7) in iack+
vectist equ %000000001    ; vector includes status, depends sthl->rr2b.
*
* wr10 : misc. tx/rx control bits.
*        not used in asynchronous mode.
*
cncpr   equ %10000000    ; set to 1 bits of crc generator/checker.
trncz   equ %00000000    ; nrc data encoding on tx and rx.
trnczi  equ %00100000    ; nrzi data encoding on tx and rx.
trfmi   equ %01000000    ; fmi data encoding on tx and rx.
trfm0   equ %01100000    ; fm0 data encoding on tx and rx.
eap     equ %00010000    ; go active on poll. (loop mode)
mxfgi   equ %00001000    ; mark/flag* idle.
abfgou  equ %000000100    ; abort/flag* on underrun.
loopm   equ %000000010    ; loop mode, sdhc mode.
sync0   equ %000000001    ; 6bits sync / else 8bits sync.
*
* wr11 : clock mode control.
*
* bit 7 = 0 -> no xtal - rtxc = ttl level clock.
*
rxcdpl  equ %01100000    ; rxc = dpll out.
rxcbnd  equ %01000000    ; rxc = baud rate gen.out.
rxclks  equ %00100000    ; rxc = trxc* pin.
rxcrx   equ %00000000    ; rxc = rtxc* pin.
txcdpl  equ %00011000    ; txc = dpll out.
txcbnd  equ %00010000    ; txc = baud rate gen.out.
txclks  equ %00001000    ; txc = trxc* pin.
txcrx   equ %00000000    ; txc = rtxc* pin.
txrcout equ %000000100    ; trxc = output.
txrcdpl equ %000000011    ; trxc = dpll out (receive).
txrcbnd equ %000000010    ; trxc = baud rate gen.out.
txrccls equ %000000001    ; trxc = txc.
txrcrx  equ %000000000    ; trxc = xtal oscillator out.
wr11std equ rxcbrnd+txcbnd+txrcout+txrcbnd ; wr14.bit1=0, rtxcin.
*

```

Sep 2 02:05 1989 duscc.s Page 4

```

*
* wr12 : time constant, lower byte.
*
brg384 equ 0 ; 38400 bauds for x16 on 2.4576mhz. (wr13std)
brg192 equ 2 ; 19200 bauds " " " " " "
brg96 equ 6 ; 9600 bauds " " " " " "
brg48 equ $e ; 4800 bauds " " " " " "
brg24 equ $1e ; 2400 bauds " " " " " "
brg12 equ $3e ; 1200 bauds " " " " " "
brg6 equ $7e ; 600 bauds " " " " " "
brg3 equ $fe ; 300 bauds " " " " " "
brg151 equ $fe ; 1500 bauds " " " " (wr13=1).
*
wr12std equ brg96 ; 9600 bauds x16 on 2.4576mhz.
*
* wr13 : time constant, upper byte.
*
brg15h equ 1 ; 1500 bauds for x16 on 2.4576mhz, wr12=brg151.
wr13std equ 0 ; 9600 bauds x16 on 2.4576mhz.
*
* wr14 : miscellaneous control bits.
*
nrzi equ %11100000 ; set nrzi mode on dp11.
fm equ %11000000 ; set fm mode on dp11.
srtx equ %10100000 ; set source = rtxc on dp11.
sbrg equ %10000000 ; set source = brg on dp11.
didp11 equ %01100000 ; disable dp11.
lclloop equ %00010000 ; local loopback.
auten equ %00001000 ; auto enable mode (test).
dtrrq equ %00000100 ; dtr/request function. (see dtr in wr5).
sbrgpc equ %00000010 ; brg source = pclk input/else rtxc.
brgen equ %00000001 ; brg enable.
*
wr14std equ brgen ; brgin=rtxc, brg enable.
*
* wr15 : external/status interrupt control.
* if ext/status conditions are enabled in wr1.
*
brkabie equ %10000000 ; break/abort it.en.
txunie equ %01000000 ; change on txunderrun/eom latch it.en.
ctsie equ %00100000 ; cts it.en.
syncie equ %00010000 ; sync.pin or state in hunt change it.en.
dcdie equ %00001000 ; dcd it.en.
zcntie equ %00000010 ; zero count it.en.
*

```

Sep 2 02:05 1989 duscc.s Page 5

```

* read registers.
*
* nr0 : transmit/receive buffer status and external status.
*
brkab    equ %10000000    ; break/abort.
txun     equ %01000000    ; change on txunderrun/ecom latch.
cts      equ %00100000    ; cts.
sync     equ %00010000    ; sync.pin or state in hunt change.
dcd      equ %00001000    ; dcd.
txemp    equ %00000100    ; tx buffer empty.
zcnt     equ %00000010    ; zero count.
rxaval   equ %00000001    ; rx char. available.
*
rx_bit   equ 0
tx_bit   equ 2
dcd_bit  equ 3
cts_bit  equ 5
*
* nr1 : add.transmit/receive buffer status and external status.
*
eof       equ %10000000    ; end of frame.(sdlc)
crcfer    equ %01000000    ; crc / framing error.
rxover    equ %00100000    ; receiver overrun error.
parer     equ %00010000    ; parity error.
mifld     equ %00001110    ; residue codes(2-0) 1-field sel.
allst     equ %00000001    ; all sent (async.mode)
*
* nr2 : interrupt vector written in wr2.
*       nr2b(channel b) include status information
*       on bits 1-2-3 or 6-5-4 (see sthl in wr9).
* nr3 : interrupt pending register.
*       channel a only.
*       nr3b = 00.
* nr8 : receive data register.
*
* nr10 : miscellaneous status bits, not used in async.mode.
*
ckmis1    equ 7    ; one clock missing bit.
ckmis2    equ 6    ; two clock missing bit.
loopspd   equ 4    ; in sdlc mode,=1 when tx controls the loop.
onloop    equ 1    ; in sdlc mode,=1 when tx is active.
*
* nr12 : bng time constant, lower byte. (wr12)
* nr13 : bng time constant, upper byte. (wr13)
* nr15 : ext/status irq enable register. (wr13)
*       see wr13 for bit values.
*

```

Sep 2 02:05 1989 duscc.s Page 6

```

*****
* duscc 28530
*          2 channels test
*          in local loopback
* 03/05/89 jgb
*****
*          status in memory :
dusccsta equ    $27f0    := 16b word : hbyte - ch.a / lbyte - ch.b
*
duscctst equ    *
    lea        dusccsta,a1    ; status word in memory
    move.l     #4,d1          ; channel a test.
    clr.l      d2             ; status register
    bsr        duscct
    move.b     d2,(a1)         ; ch.a status -> dusccsta h.
    clr.l      d1             ; channel b test.
    clr.l      d2             ; status register
    bsr        duscct
    move.b     d2,1(a1)        ; ch.b status -> dusccsta l.
    jsr        $ec006c         ; vbug ch.1 init.function
    jsr        $ec0070         ; vbug ch.2 init.function
    trap       #15
    dc.w       0              ; return to vbug.
*
*
```

Sep 2 02:05 1989 duscc.s Page 7.

```

*
* duscc -
*   test of a channel for non-interrupt i/o and local loopback.
*   input  : d1.b = channel number.
*   output : d2.b = channel test status :
*               = 1 , time out on tx_bit
*               = 2 , " " " rx_bit
*               = 4 , verify error : tx = rx.
*
duscc   lea      duart,a3                ; a3 = duscc addr.
*
      move.b     #R0,(a3,d1.w)
      move.b     #R9,(a3,d1.w)          ; master it control.
      move.b     (a3,d1.w),d2
      move.b     #R9,(a3,d1.w)          ; master it control.
      move.b     #sccrsta,d5
      tst.b      d1
      bne        duscc00                ; branch if channel a.
duscc00 move.b     #sccrstb,d5
      move.b     d5,(a3,d1.w)            ; reset channel
      move.b     #R4,(a3,d1.w)          ; tx and rx parameters
      move.b     #wr4std,(a3,d1.w)      ; x16 clk,1 stop bit,no par.
      move.b     #R5,(a3,d1.w)          ; tx parameters and control.
      move.b     #wr5std-txen,(a3,d1.w) ; 8 bit/txchar,txen,rtson,dccon.
      move.b     #R3,(a3,d1.w)          ; rx parameters and control.
      move.b     #wr3std-rxen,(a3,d1.w) ; 8 bit/rxchar,rxen.
      move.b     #R1,(a3,d1.w)          ; rx parameters and control.
      move.b     #wr1std,(a3,d1.w)      ; no irq or dma.
      move.b     #R9,(a3,d1.w)          ; master it control.
      move.b     #0,(a3,d1.w)           ; int.disabled
      move.b     #R10,(a3,d1.w)         ; misc. tx and rx controls.
      move.b     #trnrz,(a3,d1.w)       ; nrz
      move.b     #R11,(a3,d1.w)         ; clock mode control.
      move.b     #wr11std,(a3,d1.w)     ; rxc=txc=trxc*=brgout,rtxc=ttl in
      move.b     #R12,(a3,d1.w)         ; baud rate gen.time constant low
      move.b     #wr12std,(a3,d1.w)     ; 9600 bauds x16 on 2.4576Mhz.
      move.b     #R13,(a3,d1.w)         ; baud rate gen.time constant high
      move.b     #wr13std,(a3,d1.w)     ; 9600 bauds x16 on 2.4576Mhz.
      move.b     #R14,(a3,d1.w)         ; misc. control bits.
      move.b     #lclloop,(a3,d1.w)     ; dp11 source=brg, brgin=rtxc,brg en.

      move.b     #R14,(a3,d1.w)         ; misc. control bits.
      move.b     #brgen+lclloop,(a3,d1.w) ; dp11 source=brg, brgin=rtxc,brg en.
      move.b     #R5,(a3,d1.w)          ; tx parameters and control.
      move.b     #wr5std,(a3,d1.w)      ; 8 bit/txchar,txen,rtson,dccon.
      move.b     #R3,(a3,d1.w)          ; rx parameters and control.
      move.b     #wr3std,(a3,d1.w)      ; 8 bit/rxchar,rxen.

      move       #8,d4
      move       #$20,d5
      move       d4,d0
*
duscc00 moveq.l   #-1,d3
      cmp.b      #8,d0
      beq        duscc00
      move       #0,d5

```

Sep 2 02:05 1989 dusc.c.s Page 8


```

        move.b    d4,d0                ; send back space.
        bra       duscct1
duscct00 move.b    d5,d0
duscct1  move.b    #R0,(a3,d1.w)
        move.b    (a3,d1.w),d6
        btst      #tx_bit,d6
        bne       duscct2                ; branch if tx_buffer empty
        dbra      d3,duscct1            ; poll -> tempo end
        bra       duser1                ; time out on tx_bit
duscct2  move.b    d0,scd(a3,d1.w)      ; write char.
*
        moveq.l   #-1,d3
duscct3  move.b    #R0,(a3,d1.w)
        move.b    (a3,d1.w),d6
        btst      #rx_bit,d6
        bne       duscct4                ; branch if so.
        dbra      d3,duscct3            ; poll -> tempo end
        bra       duser2                ; time out on rx_bit
duscct4  move.b    scd(a3,d1.w),d3      ; get data
*
        cmp.b     d0,d3
        bne       duser3                ; verify error.
*
        move      #10000,d3
duscct5  nop
        dbra      d3,duscct5
*
        cmp.b     #8,d0
        bne       duscct0                ; clear sent char.
        addq.b    #1,d5
        cmp.b     #$7f,d5
        bne       duscct0                ; next char. if < $80
*
        rts
*
duser1   move.b    #1,d2
        rts
*
duser2   move.b    #2,d2
        rts
*
duser3   move.b    #4,d2
        rts
*
        end

```

3.8.3 - Ports parallèles

Fig. 3.13 : Synoptique



La carte TSVME110 offre en standard 2 ports parallèles 8 bits gérés par un 68230. Sans buffers : les ports A et B et les signaux de contrôle des échanges H1, H2, H3, H4 sont reliés au connecteur P2 par les gouttes de soudure F18, F17 et F19. Les supports IC80, 79 et 81 reçoivent les composants d'interface SN75160A et MC3448 dans la version avec buffers. Dans ce cas, les liaisons sont absentes en F17, F18 et F19.

3.8.3.1 - Le PIT 68230

ADRESSAGE	BASE	\$F90001
\$F9 0001	PGCR	Port General Control Register
\$F9 0003	PSRR	" Service Request "
\$F9 0005	PADR	" A Data Direction "
\$F9 0007	PBDR	" B " " "
\$F9 0009	PCDR	" C " " "
\$F9 000B	PIVR	" Interrupt Vector "
\$F9 000D	PACR	" A Control "
\$F9 000F	PBCR	" B " "
\$F9 0011	PADR	" A Data "
\$F9 0013	PBDR	" B " "
\$F9 0015	PAAR	" A Alternate "
\$F9 0017	PBAR	" B " "
\$F9 0019	PCDR	" C Data "
\$F9 001B	PSR	" status "
\$F9 001D	-	
\$F9 001F	-	
\$F9 0021	TCR	Timer control "
\$F9 0023	TIVR	Timer interrupt vector Register
\$F9 0025	-	
\$F9 0027	CPRH	Counter Preload Register High
\$F9 0029	CPRM	" " " Middle
\$F9 002B	CPRL	" " " Low
\$F9 002D	-	
\$F9 002F	CRH	Count Register High
\$F9 0031	CRM	" " Middle
\$F9 0033	CRL	" " Low
\$F9 0035	TSR	Timer Status Register
\$F9 0037		
\$F9 003F		

L'horloge du PIT est à 8 MHz.


Les ports A et B et les signaux de contrôle des échanges H (1-4) supportent les modes de fonctionnement du PIT avec les restrictions suivantes lorsque les buffers d'interface sont montés sur IC80, 79 et 81 :

- Modes possibles :
 - 0 et 1 unidirectionnels 8/16 bits
 - 3 bidirectionnels 16 bits
 - En mode 2 le port A est inutilisable.
- H1 et H3 sont fixés en entrées
H2 et H4 sont fixés en sorties.
- Le port C est partiellement utilisé pour les contrôles des buffers des ports A et B et de H1-H4 : PC0, PC1, PC4 et PC6.

PC5 est utilisé comme ligne d'interruption du PIT.
PC2, PC3 et PC7 ne sont pas utilisés.

3.8.3.2 - Les entrées/sorties parallèles : Possibilités de configuration

(1) Sans buffers : E/S PIT sur P2



- Les buffers SN75160A et MC3448 ne sont pas montés sur la carte TSVME110. Seuls les supports sont montés sur IC80, IC79 et IC81.

- Les liaisons sur F18, F17 et F19 sont présentes.

- Les réseaux de terminaison 220/330 ohms ne sont pas montés en RS21, 20 et 25.

Dans ce cas PC0, PC1, PC4 et PC6 n'ont aucun rôle et tous les modes de fonctionnement du PIT sont possibles.

(2) Avec buffers

Des SN75160A sont montés sur les supports IC80 et IC79 et un MC3448 sur IC81. Dans ce cas, avant d'insérer les boîtiers sur les supports, il est impératif d'enlever toutes les liaisons par goutte de soudure qui auraient pu être effectuées sur F18, F17 et F19.

Dans cette configuration, les lignes PC0, PC1, PC4 et PC6 sont utilisées pour contrôler les directions des buffers. Les ports A et B en mode uni-directionnel (indépendants) ou en mode bi-directionnel 16 bits, et pour fixer le type de sortie des buffers et de H2, H4 sur le MC3448 (trois états/collecteur ouverts).

Rappel :

Dans cette configuration, si le mode 2 (bi-directionnel 8 bits sur le port B) est utilisé, il est impératif d'enlever le 75160A de IC80 (Port A). Dans ce cas, l'utilisateur peut remettre les liaisons de F18 pour fonctionner en E/S directes du port A sur P2.

cas, l'utilisateur peut remettre les liaisons de F18 pour fonctionner en E/S directes du port A sur P2.

Le port C est en entrée lors d'un Reset du PIT (reset matériel du logiciel). Les résistances de tirage au Vcc permettent de garantir un niveau sur les 4 lignes utilisées pour le contrôle des ports parallèles :


- PC 0 : direction du Port A : en modes 0 et 1
- PC 1 : direction du Port B : en modes 0 et 1
- PC 4 : UNIDIR/BIDIR (mode 3)
 - = 1 ports A et B unidirectionnels - contrôlés par PC0/1
 - = 0 ports A et B bidirectionnels - contrôlés par H1 (mode 3 seulement)
- PC6 : PEABC
 - = 1 ports A et B, H2 et H4 en trois états
 - = 0 ports A et B, H2 et H4 en collecteurs ouverts

PC 0/1	PCH		TEA/B	FONCTION	MODE
DIR A/B	BIDIR	H1			PIT
1	1	X	0	Ports A/B entrées	0 ou 1
0	1	X	1	Ports A/B sorties	0 ou 1
X	0	1	0	Ports A et B entrées	3
X	0	0	1	Ports A et B sorties	

3.8.3.3 - Réseaux de terminaison

Les emplacements RS20, 21 et 25 sont prévus pour recevoir des réseaux de ponts de résistance où le 0V est connecté à la broche 1 et le +5V à la broche 10.

Si l'utilisateur veut monter des réseaux 9 points pour 8 résistances de tirage au +5V, le réseau 9Pts devra être monté avec sa broche repérée '1' sur la broche 10 du support :



Câblage de RS21, 20 et 25

3.8.3.4 - Connexions sur P2


Port A	I/OA 0	P2.a4
	I/OA 1	P2.c4
	I/OA 2	P2.a5
	I/OA 3	P2.c5
	I/OA 4	P2.a6
	I/OA 5	P2.c6
	I/OA 6	P2.a7
	I/OA 7	P2.c7
Port B	I/OB 0	P2.a9
	I/OB 1	P2.c9
	I/OB 2	P2.a10
	I/OB 3	P2.c10
	I/OB 4	P2.a12
	I/OB 5	P2.c12
	I/OB 6	P2.a13
	I/OB 7	P2.c13
Contrôle	I/OH 1	P2.a8
	I/OH 2	P2.c8
	I/OH 3	P2.a14
	I/OH 4	P2.c14

3.8.4 - Option contrôleur de bus SCSI


Cette option est réalisée par un contrôleur SCSI WD33C93A et 2 bits du registre optionnel de commande et status des interfaces SCSI et floppy (§ 3.5.5).

La connexion au bus SCSI est réalisée sur P2 (rangée B). La goutte de soudure F24 permet la connexion de SCSI REQ* sur P2.B22 ou P2.B29.


Fig. 3.14 : Synoptique de l'Interface SCSI



Emplacement de RS18, 24 et 25 sur la carte



Emplacement de F14 et F24 sur la carte



3.8.4.1 - Le contrôleur WD33C93

Le contrôleur gère directement les signaux du bus SCSI sauf RST en compatibilité complète avec les spécifications : ANSI SCSI X3T9.2. Il supporte toutes les caractéristiques du bus SCSI : arbitrage, déconnexion, reconnexion, parité et transferts synchrones jusqu'à 4 Moctets par seconde avec un offset programmable de 1 à 5. Cependant, son utilisation sur la carte TSVME110 se fait à une vitesse de transfert inférieure à 0,5 Moctets par seconde, dans la mesure où les accès se font en mode programmé.

Il peut être utilisé en initiateur ou en cible.

Interface avec le CPU :

Elle comprend :

- Les bits de données D0 à D7.
- Les signaux de contrôle CSSCSI*, RD*, WR* fournis par la logique de décodage.
- La ligne d'adresse A4 qui permet de différencier l'accès, d'une part aux registres d'adresse (W) et de status auxiliaire (RD), d'autre part aux registres indexés par le registre d'adresse.
- Horloge : 8 MHz.
- Interruption : la ligne d'interruption du contrôleur est masquable par le bit 0 du registre Cde et status floppy/SCSI.
- Master Reset : le WD33C93 est mis en état de reset par le signal RESET* de la carte (Reset matériel ou logiciel).
Il peut aussi être mis en Reset par un Reset du bus SCSI si la goutte de soudure F14 est présente (configuration cible)

Adresses : Câblage en mode Adressage indirect

Adresse	R/W	Registre accédé
\$FDXX01	W	ADDRESS REGISTER
\$FDXX01	R	AUXILIARY STATUS REGISTER
\$FDXX11	R/W	INDIRECT ADDRESSES REGISTERS 26 registres sélectionnés par le contenu d"ADDRESS REGISTER"

(cf. : notice WD33C93 page 9)

La requête d'interruption du WD33C93 est ramenée sur la broche 2 du sélecteur des interruptions locales, SW14.

3.8.4.2 - Registre de commande/status SCSI-floppy partie SCSI

Adresse : \$FBXXX5

bit D0 : SCRST

Reset bus SCSI

bit D1 : MIT93

Masque interruption WD33C93A

En écriture :

Le registre de commande est mis à 0 par un reset matériel ou logiciel de la carte, il prend ensuite les valeurs des bits d0 et d1 à chaque écriture en \$FBXXX5

bit d0 SCRST :

Ce signal est inversé pour fournir le signal RST du bus SCSI

= 0 RST du bus SCSI inactif

= 1 RST du bus SCSI actif

bit d1 MIT93 :

= 0 interruption WD33C93 masquée

= 1 interruption WD33C93 validée

En Lecture : Status

bit d0 :

Indique l'état du signal RST du bus SCSI (inversé)

= 0 RST du bus SCSI inactif

= 1 RST du bus SCSI actif

bit d1 : recopie de la commande MIT93.

Note : le bus SCSI étant multimaitre et l'interface SCSI de la carte TSVME110 pouvant être cible ou initiateur, le signal RST peut être activé par une carte maître.

3.8.4.3 - Réseaux de Résistance de Terminaison

La carte TSVME110 avec l'option SCSI est fournie avec des réseaux d'adaptation 220/330 ohms montés en R18, R24 et R25.

Si la carte n'est pas montée à une des extrémités du bus SCSI, ces réseaux doivent être démontés.

3.8.4.4 - Connexions à P2

Data bus	DB0*	P2.b4	
	DB1*	P2.b5	
	DB2*	P2.b6	
	DB3*	P2.b7	
	DB4*	P2.b8	
	DB5*	P2.b9	
	DB6*	P2.b10	
	DB7*	P2.b11	
Parité	DBP*	P2.b15	
Contrôles	ATN*	P2.b24	
	MSG*	P2.b19	
	I/O	P2.b23	
	C/D	P2.b21	
	REQ*	P2.b22	(F24 : 1 - 2) ou P2.b29 (F24 : 3 - 4)
	ACK*	P2.b17	
	BSY*	P2.b16	
	SEL*	P2.b20	
	RST*	P2.b18	

3.8.5 - Option Interface floppy

L'interface floppy de la carte TSVME110 est gérée en grande partie par le contrôleur WD37C65. 6 bits du registre de commande/status floppy - SCSI permettent des contrôles additionnels. Le sélecteur SW13 permet de configurer l'interface floppy fournie sur le connecteur P2 en fonction du floppy utilisé. La goutte de soudure F13 valide la lecture du signal 'Disk change' sur le bit D7 du registre d'opération. La goutte de soudure F21 permet de choisir la polarité de l'entrée DRV du contrôleur floppy.

3.8.5.1 - Le contrôleur floppy WD37C65

Ce contrôleur fournit toutes les fonctionnalités nécessaires à l'interface entre un CPU et un floppy. Il intègre un formatteur/contrôleur, la séparation des données, la précompensation en écriture, la sélection de vitesse des données, la génération de l'horloge, les drivers et receivers de l'interface et supporte des moteurs à 2 vitesses.

Dans le montage réalisé sur la TSVME110 il garde ses principales fonctionnalités mais :

- les transferts DMA ne sont pas utilisés
- les vitesses de transfert des données sur l'interface floppy sont limitées à 125, 250 ou 500 Kbits/sec.

Le registre de commande status, floppy-SCSI, permet de programmer l'entrée PCVAL du WD37C65 pour une valeur de précompensation de 125 ns ou 187 ns et de masquer la ligne de demande d'interruption du WD37C65. Cette demande d'interruption est ramenée sur la broche 4 du sélecteur des interruptions locales SW14.

Adressage

Adresse	R/W	Accès effectué
\$FC0001	R	Lecture du registre status principal
\$FC0001	W	Illégal
\$FC0003	R	Lecture du registre de données
\$FC0003	W	Ecriture du registre de données
\$FC0101	W	Ecriture du registre de contrôle
\$FC0101	R	Lecture du Registre de contrôle
\$FC0111	W	Ecriture du registre d'opérations
\$FC0111	R	Lecture du registre d'opération DISK CHANGE sur D7 si liaison F13 présente

3.8.5.2 - Partie interface floppy du registre de Commande/status floppy SCSI


Adresse \$FBXXX5. Le registre commande est mis à 0 au reset matériel ou logiciel de la carte.



Bit	Ecriture commande	Lecture status
2	n.u	IRQ65 Ligne IRQ du WD37C65, Active à 1
3	FPCVAL 'précompensation value' = 0 187 ns = 1 125 ns	Relecture FPCVAL
4	INUSE* interface floppy actif à 0	Relecture INUSE
5	MOTOR ON* interface floppy actif à 0	Relecture MOTORON
6	n.u	READY*, interface floppy actif à 0
7	MIT65, Masque it WD37C65 = 0 it masquée = 1 it validée	Relecture MIT65

3.8.5.3 - Configuration de l'interface Floppy SW13, F13 et F21

- Le sélecteur SW13 permet de refigurer les signaux de contrôle sur les broches de P2.

Fig. 3.15 : Brochage du sélecteur SW13



EMPLACEMENT DE SW13 SUR LA CARTEEMPLACEMENT DE F21 ET F13 SUR LA CARTE (Côté soudures)

Exemples d'utilisation de l'interface floppy avec différents drive (avec les liaisons P2 - connecteur 34 pts du disque souple prévues dans l'implantation de SW13)

	Broche	TEAC 5" "	YEDATA	YEDATA	TEAC	BASF	QUME	TEAC
Broche	Connecteur	SHUGART	5" "	3" "	3" "			FD-235AF
P2	Disque	MITS			FD235F			
	souple							
a15	2	SPARE	SPARE	SPARE	READY*/	HLD*		HIGH DENSITY/
					DISK CHANGE			DISK CHANGE*
c15	4	INUSE*	HLD*	INUSE*	OPEN		INUSE*	OPEN
a16	6	DS3*	DS3*	DS3*	DS3*	READY*	DS3*	RESERVED
b25	8	INDEX*	INDEX*	INDEX*	INDEX*	INDEX*	INDEX*	INDEX*
c16	10	DS0*	DS0*	DS0*	DS0*	DS0*	DS0*	DS0*
a17	12	DS1*	DS1*	DS1*	DS1*	DS1*	DS1*	DS1*
c17	14	DS2*	DS2*	DS2*	DS2*	DS2*	DS2*	RESERVED
a18	16	MOTON*	MOTON*	MOTON*	MOTON*	MOTON*	MOTON*	MOTON*
c18	18	DIR*	DIR*	DIR*	DIR*	DIR*	DIR*	DIR*
a19	20	STEP*	STEP*	STEP*	STEP*	STEP*	STEP*	STEP*
c19	22	WD*	WD*	WD*	WD*	WD*	WD*	WD*
a20	24	WG*	WG*	WG*	WG*	WG*	WG*	WG*
b26	26	TR00*	TR00*	TR00*	TR00*	TR00*	TR00*	TR00*
b27	28	WPRT*	WPRT*	WPRT*	WPRT*	WPRT*	WPRT*	WPRT*
b28	30	RD*	RD*	RD*	RD*	RD*	RD*	RD*
c20	32	SIDE*	SIDE*	SIDE*	SIDE*	SIDE*	SIDE*	SIDE*
a21	34	READY*	READY*	READY*	READY*/	READY*/	READY*	HIGH DENSITY/
					DISK CHANGE			DISK CHANGE*

Fig. 3.16 : Affectation de broches du connecteur des unités de disques souples des différents constructeurs

Remarque :

Ce tableau est donné à titre d'exemple, les affectations dépendent des séries chez certains constructeurs ; se référer à la notice de l'unité de disque souple utilisée.

- La goutte de soudure F13

permet de valider l'entrée DCHG (Disk change) du contrôleur de floppy, WD37C65.
Avec une liaison présente sur F13.

DISK CHANGE peut être lu sur D7 lors d'une lecture du registre d'opération du WD37C65 si la liaison F13 est présente. Sinon ce signal n'a aucun effet sur l'interface.

- La goutte de soudure F21

permet de sélectionner le niveau de l'entrée DRV (Drive Type) du WD37C65
liaison présente - DRV = 0
liaison absente - DRV = 1

En mode PC AT, avec le registre de contrôle programmé à 1, si DRV = 0, la sortie RWC/RPM du WD37C65 supporte la fonction RPM (Révolutions par minute) et l'active à 0 pour réduire la vitesse de rotation du drive de 260 à 300 Tours/minute.

3.8.5.4 - Connexions à P2

WD	P2-c19
DIRC	-c18
STEP	-a19
WE* (WG)	-a20
RDD	-b28
INDEX	-b25
TR00	-b26
WP	-b27
DS0	-c16
DS1	-a17
DS2	-c17
RDY/INUSE/DCHG	-a21
HLD/INUSE	-c15
DS3/RDY	-a16
HLD/HS/DCHG/INUSE	-a15
HS (Side)	-c20
MOTON	-a18

3.8.6 - Option HORODATEUR

En version standard, la carte TSVME110 comporte un support Jedec 24 broches en IC11 destiné à recevoir un "zero power Timekeeper Ram" : STM MK48T02/12-25 (Temps d'accès maximum 250ns).

Ce composant regroupe :

- 2Kx8 de Ram statique CMOS
- un horodateur avec son cristal
- une pile au lithium

Adressage :

Ce composant est accessible aux octets impairs seulement, car câblé sur D0-D7.

Adresse	Zone accédée
\$F00FFF	Année \
\$F00FFD	Mois
\$F00FFB	Date
\$F00FF9	Jour dans la semaine
\$F00FF7	Heures
\$F00FF5	Minutes
\$F00FF3	Secondes
\$F00FF1	Contrôle horodateur /
\$F00FFF : : octets impairs : \$F0001	2 040 octets de Ram statique

Se reporter à la notice du composant pour la programmation de l'horodateur, le contrôle de l'état de la pile et les estimations de durée de vie de la pile qui dépendent de la température d'utilisation et des rapports de temps Tension/Hors tension de la carte.


3.9 - INTERFACE MODULE UTILISATEUR

La carte TSVME110 a été conçue pour pouvoir être équipée d'un module utilisateur connecté en J3, J5, recouvrant une zone de 90x90mm dans laquelle les composants de la carte sont, soit des CMS (SOJ, SOIC), soit des réseaux de résistance bas profil, sauf les sélecteurs SW1, SW2 et SW7 et les oscillateurs IC48 et 57.

Une plage de 40 x 12 mm est laissée vierge de tout composant de façon à permettre l'implantation de connecteurs avec sortie en face avant sur le module utilisateur.

Le connecteur J5 est dédié au bus CPU et aux signaux de contrôle du module CSMOD*, ITMOD*, alimentation +5V,gnd.

Le connecteur J3 permet la connexion du module au connecteur P2 (8 lignes) et son alimentation en + et - 12 V.



3.9.1 - Contrôle du module utilisateur par la carte TSVME110

Le connecteur J5 permet d'acheminer le bus local de la carte :

- A(1-23)	bus adresses du 68000
- D(0-15)	bus données du 68000
- AS*	Address strobe du 68000
- LDS*, UDS*	Data strobe du 68000
- FC(0-2)	Fonction code du 68000
- RW	Signal du 68000
- VPA*, VMA*	Signal du 68000 (VPA* est une ligne TTL activée par la logique de décodage)
- E	Signal du 68000
- DTACK*, BERR*	Signal du 68000
- BR*, BG*, BGACK*	Signal du 68000
- HALT*, RESET*	Signal du 68000
- TEST*	actif à 0 - inhibition de la logique de décodage
- CLK8, CLK10/12.5	horloges 8 et 10/12.5 MHz selon option
- VSYCLK	horloge 16 MHz
- CSMOD*	Sélection du module par le décodage d'adresses de la carte (actif à 0).
- ITMOD*	Requête d'interruption du module. Cette ligne est ramenée sur le sélecteur des interruptions locales SW14, broche 8. Elle doit être active à 0, de type collecteur ouvert.

- Adressage du module par le CPU local :

\$C00000 à \$DFFFFFF soit 2 Moctets.

Le module doit activer DTACK* ou BERR* pour acquitter l'accès du CPU. Les échanges de données doivent se conformer aux spécifications du 68000 - 8 MHz ou 68010 - 10 MHz ou 12.5 MHz selon l'option.

Quand CSMOD* est activé (à 0), les adresses AS*, FC(0-2) sont valides. L'utilisateur doit gérer LDS* et UDS* pour connaître la partie active du bus de données. En lecture, les données doivent être valides au plus tard 90ns après l'activation de DTACK avec un 68000 - 8MHz, 65 ns avec un 68010 - 10 MHz et 50 ns avec un 68010 - 12.5 MHz.

- Acquiescement de l'interruption :

L'interruption activée par le module utilisation donne lieu comme toutes les interruptions locales, à une séquence AUTOVECTORISEE lors du cycle d'acquiescement. L'utilisateur n'a donc pas à fournir de vecteur d'interruptions.


- Contrôle du bus local :

Les signaux BR*, BG* et BGACK* du CPU permettent à l'utilisateur de concevoir un module qui prend le contrôle du bus local de la carte pour des transferts DMA ou l'utilisation de contrôleurs de communication avec DMA intégré.

3.9.2 - Connecteurs du module utilisateur

Les connecteurs placés sur la carte sont des broches de 7,7 mm au pas de 2,54 mm en une rangée de 12 points pour J3 et en 2 rangées de 35 points pour J5. Les connecteurs femelles préconisés sont les suivants :

Type BERG 76314135 pour J5
76308112 pour J3



Brochage J3 - 1 rangée 12 points

Broche	Signal	Liaison P2
1	0v	
2	0v	
3	MOD0	a24
4	MOD1	a25
5	MOD2	a26
6	MOD3	a27
7	MOD4	a28
8	MOD5	a29
9	MOD6	a30
10	MOD7	a31
11	+12V	
12	-12V	

Brochage J80 : 2 rangées de 35 points

Signal	Broche	Broche	Signal
+5V	1	2	+5V
CLK8	3	4	GND
D5	5	6	D4
D6	7	8	D3
D7	9	10	D2
D8	11	12	D1
D9	13	14	D0
D10	15	16	AS*
D11	17	18	UDS*
D12	19	20	LDS*
D13	21	22	RW
D14	23	24	DTACK*
D15	25	26	BG*
GND	27	28	BGACK*
A23	29	30	BR*
A22	31	32	+5V
A21	33	34	VSYSCLK
+5V	35	36	GND
A20	37	38	HALT*
A19	39	40	RESET*
A18	41	42	VMA*
A17	43	44	E*
A16	45	46	VPA*
A15	47	48	BERR*
A14	49	50	CSMOD*
A13	51	52	ITMOD*
A12	53	54	TEST*
A11	55	56	FC2
A10	57	58	FC1
A9	59	60	FC0
A8	61	62	A1
A7	63	64	A2
A6	65	66	A3
A5	67	68	A4
CLK10/12.5	69	70	GND

3.10 - CONNECTEURS P1 ET P2

La carte TSVME110 utilise les connecteurs P1 et P2. Le connecteur P1 est utilisé pour l'interface VME et les alimentations de la carte.

ATTENTION :

Le connecteur P2 est entièrement utilisé pour les entrées/sorties de périphériques, même la rangée B. De ce fait, la carte ne doit pas être utilisée dans un rack qui comporte un connecteur P2 avec l'extension VME sur la rangée B de P2 utilisée.

A la mise sous tension de la carte TSVME110, tous les signaux connectés à la rangée B de P2 sont en haute impédance ou en entrée. Ceci doit permettre d'éviter des dommages majeurs en cas d'erreur d'utilisation.

TABLEAU DES SIGNAUX UTILISES POUR P1

BROCHE	SIGNAL	BROCHE	SIGNAL	BROCHE	SIGNAL
A1	D0	B1	BBSY*	C1	D8
A2	D1	B2	BCLR*	C2	D9
A3	D2	B3	ACFAIL*	C3	D10
A4	D3	B4	BG0 IN*	C4	D11
A5	D4	B5	BG0 OUT*	C5	D12
A6	D5	B6	BG1 IN*	C6	D13
A7	D6	B7	BG1 OUT*	C7	D14
A8	D7	B8	BG2 IN*	C8	D15
A9	GND	B9	BG2 OUT*	C9	GND
A10	SYSCLK	B10	BG3 IN*	C10	SYSFAIL*
A11	GND	B11	BG3 OUT*	C11	BERR *
A12	DS1*	B12	BR0*	C12	SYSRESET*
A13	DS0*	B13	BR1*	C13	LWORD*
A14	WRITE*	B14	BR2*	C14	AM5
A15	GND	B15	BR3*	C15	A23
A16	DTACK*	B16	AM0	C16	A22
A17	GND	B17	AM1	C17	A21
A18	AS*	B18	AM2	C18	A20
A19	GND	B19	AM3	C19	A19
A20	IACK*	B20	GND	C20	A18
A21	IACKIN*	B21	NU	C21	A17
A22	IACKOUT*	B22	NU	C22	A16
A23	AM4	B23	GND	C23	A15
A24	A7	B24	IRQ7*	C24	A14
A25	A6	B25	IRQ6*	C25	A13
A26	A5	B26	IRQ5*	C26	A12
AJ4	A4	B27	IRQ4*	C27	A11
AJ4	A3	B28	IRQ3*	C28	A10
AJ4	A2	B29	IRQ2*	C29	A9
A30	A1	B30	IRQ1*	C30	A8
A31	-12V	B31	VMEVBB	C31	+12V
A32	+5V	B32	+5V	C32	+5V

NU : Non utilisé


Fig. 3.17 : Connecteur P1

Fig. 3.18 : Brochage du connecteur P2

Rangée	Signal	Fonction	Rangée	Signal	Fonction	Rangée	Signal	Fonction
A	Broche		B	Broche		C	Broche	
1	GND		1	Vcc		1	Gnd	
2	S1TXD	Liaison série	2	Gnd		2	S1RXD	Liaison série
3	S1RTS	Canal 1	3	n.u.		3	S1CTS	Canal 1
4	I/OA0	Port Parallèle	4	DB0*	SCSI	4	I/OA1	Port parallèle
5	I/OA2	A(0-7) pairs	5	DB1*		5	I/OA3	A(0-7) impairs
6	I/OA4		6	DB2*		6	I/OA5	
7	I/OA6		7	DB3*		7	I/OA7	
8	I/OH1	H1	8	DB4*		8	I/OH2	H2
9	I/OB0	B(0-7) pairs	9	DB5*		9	I/OB1	B(0-7) impairs
10	I/OB2		10	DB6*		10	I/OB3	
11	Vcc		11	DB7*		11	Vcc	
12	I/OB4		12	Gnd		12	I/OB5	
13	I/OB6		13	Vcc		13	I/OB7	
14	I/OH3	H3	14	nu		14	I/OH4	H4
15	HLD/HS/DCHG*	Floppy	15	DBP*		15	HLD/INUSE*	Floppy
16	DS3/RDY*		16	BSY		16	DS0*	
17	DS1*		17	ACK*		17	DS2*	
18	MOTON*		18	RST*		18	DIRC*	
19	STEP*		19	MSG*		19	WD*	
20	WE*		20	SEL*		20	SIDE	
21	RDY/INUSE/DCHG*		21	C/D		21	TIMGT*	Timer
22	TIMINT	Timer	22	REQ* (1)		22	TIMOUT	
23	WDGI*	Chien de garde	23	I/O		23	WDGO*	Chien de garde
24	MOD0		24	ATN*		24	S2TXD	
25	MOD1		25	INDEX*	Floppy	25	S2RXD	
26	MOD2	Module utilisateur	26	TR00*		26	S2RTS	Liaison série
27	MOD3		27	WP*		27	S2CTS	canal 2
28	MOD4 (J3)		28	RDD		28	S2TXC	
29	MOD5		29	REQ* (2)		29	S2RXC	
30	MOD6		30	nu		30	S2DCD	
31	MOD7		31	GND		31	nu	
32	GND		32	Vcc		32	GND	

(1) SCSI REQ* - en P2.b22 si F24 : 1 - 2

(2) SCSI REQ* - en P2 b29 si F24 : 3 - 4

3.11 - FACE AVANT DE LA CARTE TSVME110

3.12 - MODULE D'INTERCONNEXION POUR P2 TSVME110 SO 0055

Le module SO 0055 se connecte directement sur P2 de la carte TSVME110 par un connecteur din 4162 femelle 96 points (P2), et comporte sur sa face extérieure :

- J1 - connecteur 2 x 25 pts compatible SCSI
- J4 - connecteur 2 x 17 pts compatible floppy
- J2, J3 - connecteur 2 x 5 pts qui, reliés par une nappe 9 pts à des connecteurs à sertir de type SUBD 9 pts femelles fournissent le même type de connexion que J1 et J2 de la face avant.
- J5 - connecteur 2 x 5 pts pour les entrées sorties du module utilisateur
- J6 - connecteur 2 x 25 pts comportant les signaux E/S parallèles, chien de garde et Timer reliés à P2.

Les noms des signaux, dans la spécification qui suit, correspondent à ceux utilisés pour le brochage du connecteur P2 de la carte TSVME110 à la figure 3.18, § 3.10.

Le sélecteur S1 permet la compatibilité complète du SO0055 avec les dernières versions de la carte TSVME110 (circuit imprimé 50040 A0) permettant de sortir le signal SCSI : REQ* sur P2.b22 ou P2.b29.

S1 - Liaison	SCSI REQ	TSVME110 - F24 - Liaison
1 - 2	P1 - b22	1 - 2
2 - 3	P2 - b29	3 - 4

La liaison S1 : 1 - 2 est compatible avec les versions antérieures de la TSVME110 (SCSI : REQ* en P2.b22 seulement).

Description des connecteur du SO 0055**J1 BUS SCSI**

SIGNAL	BROCHES	SIGNAL
GND	1 2	DB0
GND	3 4	DB1
"	5 6	DB2
"	7 8	DB3
"	9 10	DB4
"	11 12	DB5
"	13 14	DB6
"	15 16	DB7
"	17 18	DBP
"	19 20	NU
"	21 22	NU
"	23 24	NU
"	25 26	NU
"	27 28	NU
"	29 30	NU
"	31 32	ATN *
"	33 34	NU
"	35 36	BSY *
"	37 38	ACK *
"	39 40	RST *
"	41 42	MSG *
"	43 44	SEL *
"	45 46	C/D
"	47 48	REQ *
"	49 50	I/O

**J6 - E/S Parallèles, chien
de garde, timer**

SIGNAL	BROCHES	SIGNAL
GND	1 2	I/OA0
I/OA1	3 4	I/OA2
I/OA3	5 6	I/OA4
I/OA5	5 8	I/OA6
I/OA7	9 10	GND
I/OB0	11 12	I/OB1
I/OB2	13 14	I/OB3
I/OB4	15 16	I/OB5
I/OB6	17 18	I/OB7
GND	19 20	I/OH1
I/OH2	21 22	I/OH3
I/OH4	23 24	WDGO *
WDGI *	25 26	GND
TIMGT*	27 28	NU
NU	29 30	NU
NU	31 32	NU
NU	33 34	NU
NU	35 36	NU
NU	37 38	NU
NU	39 40	NU
NU	41 42	NU
NU	43 44	NU
NU	45 46	NU
NU	47 48	NU
TIMOUT	49 50	TIMINT

J4 bus floppy

SIGNAL	BROCHES	SIGNAL
GND	1 2	HLD/HS/DCHG*
"	3 4	HLD/INUSE *
"	5 6	DS3/RDY*
"	7 8	INDEX*
"	9 10	DS0*
"	11 12	DS1*
"	13 14	DS2*
"	15 16	MOTON*
"	17 18	DIRC*
"	19 20	STEP*
"	21 22	WD*
"	23 24	WE*
"	25 26	TR00*
"	27 28	WP*
"	29 30	RDD*
"	31 32	SIDE*
"	33 34	RDY/INUSE *

J2 - Liaison série Canal 1

SIGNAL	BROCHES	SIGNAL
NU	1 2	NU
S1RXD	3 4	S1CTS
S1TXD	5 6	S1RTS
NU	7 8	NU
GND	9 10	NU


J3 - Liaison série Canal 2


SIGNAL	PINS	SIGNAL
S2DCD	1 2	NU
S2RXD	3 4	S2CTS
S2TXD	5 6	S2RTS
S2RXC	7 8	S2TxC
GND	9 10	NU

J5 I/O module utilisateur

SIGNAL	BROCHES	SIGNAL
MOD0	1 2	MOD1
MOD2	3 4	MOD3
MOD4	5 6	MOD5
MOD6	7 8	MOD7
GND	9 10	NU

Les pages qui suivent donnent l'implantation et le schéma du SO 0055.





IV - SUPPORT LOGICIEL

La carte TSVME110* est équipée en standard d'un jeu d'Eeproms comprenant :

- un autotest s'exécutant automatiquement à la mise sous tension
- le moniteur d'aide à la mise au point VBUG avec assembleur/désassembleur ligne à ligne
- des fonctions logicielles pour faciliter l'utilisation du circuit calendrier de la carte.

Le chapitre 4.1 associé aux annexes 1, 2 et 3 décrit les fonctionnalités du moniteur d'aide à la mise au point.

Le chapitre 4.2 décrit les modalités d'utilisation des fonctions logicielles calendrier.

4.1 - MONITEUR D'AIDE A LA MISE AU POINT ET AUTOTEST

4.1.1 - Introduction

4.1.1.1 - Fonctionnalités du logiciel

Le produit TSVBUG110 appartient à la famille de moniteurs d'aide à la mise au point "Vbug" développée pour les cartes à microprocesseur 680xx de THEMIS. Les principales caractéristiques de ce logiciel sont :

- mise au point symbolique de programme orientée "assembleur" dans l'environnement de l'application, sans matériel spécifique,
- interface ordinateur hôte : téléchargement / sauvegarde de programmes, émission de commandes Vbug à partir de cet ordinateur,
- possibilités de reconfiguration des entrées/sorties : caractères spéciaux, mécanisme logiciel de régulation de flux, .
 - gestion moniteur ou application des interruptions,
 - fenêtres mémoire
- comptes rendus paramétrables : choix des registres / fenêtres mémoire, format,
- assembleur/désassembleur M68000 ou M68010, permettant des corrections rapides sur le logiciel d'application,

*La notation TSVME110 recouvre les différentes versions TSVME110

- comptes-rendus paramétrable : choix des registres / fenêtres mémoire, format,
- assembleur/désassembleur M68000 ou M68010, permettant des corrections rapides sur le logiciel d'applications.
- jeu d'appels moniteur par instruction "TRAP 15" et points d'entrée,
- code moniteur translatable ("position-independent code").
- autotest complet de la carte lancé au RESET.
- possibilité de lancer cet autotest en mode répétitif sur commande (HCK).

4.1.1.2 - Environnement matériel

L'environnement matériel du logiciel TSVBUG110 est un système VME comprenant une carte TSVME110 ; deux supports mémoire sont utilisés pour recevoir les Eprom's moniteur ; celui-ci prend le contrôle à la mise sous tension, fournissant un jeu de commandes de mise au point et de primitives pour le logiciel d'application.

4.1.1.3 - Support de livraison et installation

Deux Eproms 27512 (64K x 8), repérées :

	TSVME110-1	TSVME110-2	TSVME110-3	TSVME110-4	TSVME110-5
IC29	LP5282	LP5288	LP5340	LP5336	LP5338
IC30	LP5283	LP5289	LP5341	LP5337	LP5339

4.1.1.4 - Identification du logiciel/Matériel : Démarrage

Le produit TSVBUG110 s'identifie par le premier message affiché à la mise sous tension de la carte TSVME110.

TSVME110-X : SELF-TEST (X = N° option)

Par ailleurs, le prompt affiché par le logiciel à chaque fois qu'il est prêt à exécuter une commande comprend son numéro de version/révision (alias "release").

La phase de démarrage est détaillée au chapitre suivant ; le périphérique RS232 servant de terminal de contrôle doit être branché sur le connecteur "1"

du bandeau avant de la carte TSVME110, avec la configuration initiale :

- vitesse de transmission : 9600 bauds,
- taille de caractère : 8 bits,
- parité caractère : invalidée,
- nombre de "stop bits" : un,
- lignes DTR, RTS, ... : cf. manuel d'utilisation livré avec le matériel TSVME110.
la liaison série n° 1 ne supporte pas ces signaux.

Les valeurs initiales des registres virtuels USP, et SSP sont respectivement :

- \$FD00 et \$FF00 pour les options sans mémoire dynamique
- \$7FD00 et \$7FF00 avec 512Ko de ram dynamique.
- \$FFD00 et \$FFF00 avec 1Mo de ram dynamique
- \$1FFD00 et \$1FFF00 avec 2Mo de ram dynamique.

4.1.1.5 - Documentation : Manuel de référence TSVBUG

La documentation de base du logiciel TSVME110 est le manuel intitulé :

TSVBUG : debugger + assembleur/désassembleur (réf. F027)

4.1.1.6 - Autres documentation utiles

- "MC68000 16-Bit Microprocessor User's Manual" (Motorola),
- "MC68010 16-Bit Microprocessor User's Manual" (Motorola),

4.1.2 - Autotest de la carte TSVME110

A la mise sous tension de la carte, un autotest du matériel est lancé ; il dépend de l'équipement de la carte et comprend les phases suivantes :

- (initialisations générales),
- test du boîtier Z8530 ; dans le cas où ce test échoue la lampe FAIL du bandeau avant se met a clignoter, dans le cas contraire les messages suivants sont affichés :

TSVME 110-x : SELF-TEST
SCC1 Test : completed

x dépend de la version de la carte :

- Test du microprocesseur M68000 ou M68010
- Test PIT 68230, si présent
- Test Timer 68B40,
- Test de la RAM dynamique (test destructif du contenu de la mémoire dynamique) si présent.
- Test de la RAM statique (en lecture seulement), si présente.
- Test du calendrier MK48T02, si présent.

- Affichage de la date et de l'heure si le calendrier MK48T02 est présent.
- Invalidation du signal VME "SYSFAIL", extinction de la lampe "FAIL" (en cas de succès de toutes les étapes précédentes).

Pendant tout le déroulement de l'autotest, le voyant rouge "FAIL" sur le bandeau de la carte TSVME110 reste allumé, et la carte maintient le signal "SYSFAIL" à l'état actif sur le bus VME ; chaque étape du test donne lieu à l'affichage d'un message, se terminant par "COMPLETED" si le comportement de la fonction testée est jugé satisfaisant, "*** FAILED ***" dans le cas contraire. Le logiciel n'éteint la lampe "FAIL" et n'affiche le prompt que si toutes les phases de tests se sont déroulées sans erreur.

L'échec d'un test peut se manifester de façons diverses ; des méthodes immédiates de dépannage sont abordées ci-après pour permettre un diagnostic plus fin du (des) défaut(s), et/ou d'autoriser - quand cela est possible - une utilisation temporaire de la carte en fonctionnement dégradé. Il convient, si le problème persiste, de prendre contact avec notre réseau de vente pour faire assurer le dépannage, en fournissant un état détaillé de la configuration utilisée et du type de défaut(s) rencontré(s).

Les différents symptômes possibles et l'action pouvant être prise sont :

- le voyant rouge "FAIL" clignote : le Z8530 est en panne ; contrôler la bonne insertion du composant et redémarrer.
- message identifiant la fonction testée se terminant par "***FAILED***" : le test se poursuit, mais l'action de la touche "break" est nécessaire pour obtenir l'affichage du prompt et l'accès aux commandes du moniteur. En effet la mise en oeuvre ultérieure de la carte processeur a de fortes chances d'être perturbée par la (les) fonction(s) incriminée(s) par l'autotest. Un défaut sur la ram peut, en particulier, être désastreux s'il est localisé dans la zone des vecteurs d'exception, la mémoire de travail du moniteur (pile !), ...
- blocage du test : il peut s'agir d'une perte d'interruption.
- sortie de l'autotest avant la fin du dernier test :
Il s'agit généralement d'un "bus error" ou d'une interruption parasite. Dans ce cas, le déplacement du vecteur dans la table des vecteurs est affiché, l'autotest est abandonné et le prompt VBUG s'affiche comme si l'autotest s'était terminé normalement. L'accès à la carte est alors généralement possible pour déterminer la cause de l'interruption. (Par exemple : absence du deuxième circuit DUART).

En cas de doute sur le fonctionnement correct de la carte, l'autotest peut être lancé en mode bouclé. L'autotest en mode bouclé est lancé par la commande "HCK" (hard check).

Ex. :

HCK	boucle en autotest indéfiniment
HCK &10	exécute 10 boucles d'autotest.

Remarque 1 :

Contrairement à l'autotest initial qui allume la lampe FAIL et envoie le signal SYSFAIL sur le bus, l'autotest exécuté par HCK n'allume la lampe FAIL que l'osqu'une erreur a été détectée.

Remarque 2 :

Ce mode bouclé d'autotest peut également être lancé automatiquement au RESET, si le cavalier utilisateur SW7 est positionné. (bit 4 du registre \$FBXXX1).

Résultats de l'autotest

Les résultats de l'autotest sont disponibles à l'adresse 0. Un mot long donne les numéros de tests en erreur. Si l'autotest s'est terminé normalement, ce mot long est à zéro ; sinon, le rang des bits positionnés à 1 donne les numéros des test en erreur :

bit :	31	30	29		3	2	1	0
n° test :	1	2	3		29	30	31	32

La carte TSVME110 utilise les test de numéro suivants :

1 :	SCC (serial I/O)
3 :	MPU
4 :	PIT
7 :	TIMER
8 :	RAM (dynamique si présente, statique sinon)
12 :	CALENDAR (Cartes équipées)
23 :	STATIC RAM (Cartes équipées).

4.1.3 - Ressources matérielles gérées par le moniteur**4.1.3.1 - Mémoires EPROM et RAM**

La commande USE permet de connaître l'espace EPROM et RAM utilisé par VBUG.

4.1.3.2 - Interfaces série

Le logiciel TSVBUG gère les deux interfaces série de la carte TSVME110, réalisées à partir d'un boîtier Z8530. Ces deux interfaces sont accessibles par les connecteurs RS232 "1" et "2" du bandeau avant de la carte.

Le logiciel peut gérer quatre lignes série distinctes, chaque ligne étant identifiée par un numéro de port. La correspondance entre les appellations moniteur et le matériel est la suivante :

Connecteur	Interface série	Périphérique	Numéro de port
-----	-----	-----	-----
1	Z8530 canal A	console	1
2	Z8530 canal B	calculateur hôte	2
2	Z8530 canal B	imprimante série	3
2	Z8530 canal B	terminal/auxiliaire	4

Une modification de câblage est nécessaire sur le module amovible supportant le connecteur pour passer d'un type de périphérique à un autre.

La commande PF (Port Format) peut être utilisée pour changer le mode de fonctionnement d'un port, au niveau matériel (vitesse, format des caractères, lignes de "handshake",...) ou logiciel (remplissage de nulls, protocole XON/XOFF, ...) : se reporter au manuel TSVBUG.

Remarque :

La programmation initiale du boîtier Z8530, canal A, chargé de gérer le terminal de contrôle (connecté à 1) permet d'ignorer l'absence de ligne CTS sur l'équipement terminal ; cette option est reconfigurable par la commande PF.

4.1.3.3 - Interruptions

VBUG suppose que ABORT, PARITY ERROR, VFAIL génèrent une interruption de niveau 7. Si c'est le cas, le type de l'interruption reçue sera affiché. Sinon le n° de vecteur concerné sera affiché.

4.1.4 - Fonctionnalités spécifiques du logiciel TSVME110

4.1.4.1 - (PORT FORMAT) : Configuration des ports D'E/S

La description générale de cette commande est faite dans le manuel de référence TSVBUG.

Les valeurs d'initialisation sont décrites en Annexe 1.

Les tables qui suivent permettent de programmer finement les registres Z8530, WR3, WR4, WR5 et WR12 pour chaque canal. La data-sheet donne des renseignements plus détaillés sur la programmation de ce circuit.

Table 4.2 : Valeurs utilisables pour le registre WR3

D7	D6	D5	D4	D3	D2	D1	D0	
								Rx enable
								Auto enables
0	0							Rx 5 bits/char
0	1							Rx 7 bits/char
1	0							Rx 6 bits/char
1	1							Rx 8 bits/char

Table 4.3 : Valeurs utilisables pour le registre WR4

D7	D6	D5	D4	D3	D2	D1	D0	
								PARITY ENABLE
								PARITY EVEN/ODD
				0	1			1 STOP bit/char
				1	0			1 1/2 STOP bit/char
				1	1			2 STOP bit/char
0	1							X16 CLOCK MODE

Table 4.4 : Valeurs utilisables pour le registre WR5

D7	D6	D5	D4	D3	D2	D1	D0	
								RTS
								TX enable
								SEND BREAK
	0	0						TX 5bits/char
	0	1						TX 7bits/char
	1	0						TX 6bits/char
	1	1						TX 8bits/char
								DTR

Table 4.5 : Valeurs utilisables pour le registre WR12

BAUD RATE	HEX VALUE
38 400	0
19 200	2
9 600	6
4 800	E
2 400	1E
1 200	3E
600	7E
300	FE
150	1FE

Notes :

Les commandes Vbug TM et PA ne fonctionnent correctement que si les interfaces associées aux deux ports d'e/s activés sont configurées à la même vitesse.

4.2 - FONCTIONS LOGICIELLES TSVME110

Les fonctions logicielles de la carte TSVME110 se présentent sous la forme de commandes interprétées par VBUG ou de points d'entrée à des sous-programmes auxquels les paramètres sont passés dans la pile.

Au retour de ces sous-programmes le registre do.1 contient la valeur de retour. Cet interface est celui du langage C utilisé sur les ordinateurs UNIXTM de THEMIS.

Les fonctions ou commandes permettent la gestion du calendrier MK48T02

Le calendrier de la carte TSVME110 (MK48T02) est entièrement supporté par le moniteur VBUG. Il est possible de lire le calendrier, de le mettre à jour, de l'arrêter pour économiser sa durée de vie et de le remettre en route après un arrêt. Une possibilité de calibrage est également offerte pour un ajustement fin de la fréquence.

Les commandes VBUG suivantes sont disponibles :

CS [TOP]

Arrêt du calendrier pour économiser la batterie. Cette commande n'est à utiliser que si la carte doit rester hors tension plusieurs mois.

CR [ESTART]

Remise en route du calendrier après une commande CSTOP. Suite à cette commande, un octet de calibration est lu en mémoire sauvegardée (\$F0000A) et permet un ajustement du calendrier.

Cet octet est structuré ainsi : xxSy yyyy

xx :	bits non pris en compte
S :	bit de signe
	1 : ajout de la valeur de calibration
	0 : retrait
y yyyy:	valeur de calibration en unités égales à 5,35 secondes/mois

Après une phase d'expérimentation, l'utilisateur peut ainsi trouver la bonne valeur de calibration et la laisser à demeure en mémoire sauvegardée.

TD

Cette commande permet à la fois de lire et de modifier la date et l'heure. Pour ne pas modifier la date, il suffit de répondre par RC (retour chariot) aux questions posées.

A la question ENTER DATE (MM:DD:YY)= il faut préciser le mois (1-12), le jour du mois (1-31) et les deux derniers chiffres de l'année (ex:89). Les chiffres peuvent être entrés sur 1 ou 2 digits. Si l'année n'est pas précisée, elle garde sa valeur précédente.

Ex de réponses :

12:25:89	(25 Décembre 1989)
2:3:90	(3 Février 1990)
1:1	(1 Janvier)

A la question ENTER TIME (HR:MIN:SEC)= il faut préciser l'heure (023), les minutes (0-59) et éventuellement les secondes (0-59). Les chiffres peuvent être entrés sur 1 ou 2 digits. Si les secondes ne sont pas précisées, elles seront remises à 0.

Ex de réponses :

12:54:22	(12H 54MIN 22 SEC)
12:54	(12H 54MIN 0 SEC)
2:3:4	(2H 3MIN 4 SEC)

POINT D'ENTREE \$2C0

En début de PROM+\$2C0, un point d'entrée à un sous-programme VBUG permet de lire le calendrier.

L'interface en langage C est :

```
char buffer [30];
readcalt (buffer);      /* définir au link_readcalt=0XEC02C0*/
```

L'interface en langage assembleur est :

```
BUFFER          DS.B          30
                  MOVE.L       #BUFFER,-(A7)
                  BSR          $EC02C0
                  ADDQL       #4,(A7)
```

Au retour de la fonction la zone buffer contiendra :

dow	ds.b	3	jour de la semaine	ex. : Sun
	ds.b	1	espace	
MMM	ds.b	3	mois	ex. : Jan
	ds.b	1	espace	
DD	ds.b	2	jour	ex. : 28
	ds.b	2	espaces	
HH	ds.b	2	heure	ex. : 12
	ds.b	1	espace	
m m	ds.b	2	minute	ex. : 57
b	ds.b	1	espace	
ss	ds.b	2	seconde	ex. : 19
	ds.b	2	espaces	
yyyy	ds.b	4	année	ex. : 1989
CR	ds.b	1	code retour chariot (\$0D)	
LF	ds.b	1	code ligne suivante (\$0A)	

ANNEXES SUPPORT LOGICIEL

Annexe 1 :

Tables de configuration des Ports d'entrée/sortie série sous Vbug.

Annexe 2 :

Table de configuration Vbug au reset.

Annexe 3 :

Table de configuration matérielle de la carte TSVME110, sous VBUG.

Annexe 4 :

Description de la mémoire sauvegardée utilisée par VBUG

A N N E X E S 1 - 2 et 3 :

Les annexes qui suivent décrivent certains champs des EPROMs TSVME110 qui peuvent présenter un intérêt à l'utilisateur. La modification définitive de l'un de ces champs (par duplication et modification des PROMS), permet d'obtenir un moniteur de mise au point personnalisé.

REMARQUE : Les déplacements sont indiqués en hexadécimal par rapport au début des EPROMs (adresse \$EC0000 en situation sur la carte TSVME110).

ANNEXE 1**DESCRIPTION DES VALEURS PAR DEFAUT POUR LA CONFIGURATION DES
PORTS D'E/S SERIE :****Port 1**

Déplacement *	Valeur	Description
\$130	\$F80005	Adresse canal
\$134	'Z8530'	Libellé
\$139	\$C0	WR3 : Rx : 8 bits
\$13A	\$44	WR4 : Clock x 16 1 stop bit no parity
\$13B	\$62	WR5 : Tx : 8 bits RTS
\$13C	\$06	WR12 : 9600 bauds
\$13D	\$FF	Réservé
\$13E	\$FF	Réservé
\$13F	\$FF	Réservé
\$140	\$00	Nombre de nuls après 1 caractère
\$141	\$00	Nombre de nuls après CR ou LF
\$142	\$F9	Mode d'entrée console
\$143	\$06	Mode de sortie console
\$144	\$13	XOFF = CTL-S
\$145	\$00	XON = tout caractère
\$146	\$00	Valeur du caractère break (aucun)
\$147	\$00	Valeur du caractère eof (aucun)
\$148	\$0D	Valeur du caractère fin de ligne (CR)
\$149	\$08	Valeur du caractère d'effacement caractère (BS)
\$14A	\$18	Valeur du caractère d'effacement ligne (CTL-X)
\$14B	\$00	Délai après envoi d'un caractère en ms (0)

(.../...)

\$14C	\$00	Délai après envoi d'un caractère fin de ligne en ms (0)
\$14D	80	Nombre de caractères par ligne
\$14E	24	Nombre de lignes par page
\$14F	'P'	Mode page
\$150 à \$153		Réservé

* Déplacement relatif au début de la PROM.

Port 2

Déplacement	Valeur	Description
\$154	\$F80001	Adresse canal
\$158	'z8530'	Libellé
\$15D	\$C0	WR3 : Rx : 8 bits
\$15E	\$44	WR4 : Clock x 16 1 stop bit no parity
\$15F	\$62	WR5 : Tx : 8 bits RTS
\$160	\$06	WR12 : 9600 bauds
\$161	\$FF	Réservé
\$162	\$FF	Réservé
\$163	\$FF	Réservé
\$164	\$00	Nombre de nuls après 1 caractère
\$165	\$00	Nombre de nuls après CR ou LF
\$166	\$47	Mode d'entrée hôte
\$167	\$38	Mode de sortie hôte
\$168	\$13	XOFF = CTL-S
\$169	\$00	XON = Tout caractère
\$16A	\$00	Valeur du caractère break (aucun)
\$16B	\$00	Valeur du caractère eof (aucun)
\$16C	\$0D	Valeur du caractère fin de ligne (CR)
\$16D	\$08	Valeur du caractère d'effacement caractère (BS)
\$16E	\$15	Valeur du caractère d'effacement ligne (CTL-U)
\$16F	\$05	Délai après envoi d'un caractère en ms (5)

(…/…)

\$170	\$05	Délai après envoi d'un caractère fin de ligne en ms (5)
\$171	80	Nombre de caractères par ligne
\$172	24	Nombre de lignes par page
\$173	'P'	Mode page
\$174 à \$177		Réservé

Port 3

Déplacement	Valeur	Description
\$178	\$F80001	Adresse canal
\$17C	'Z8530'	Libellé
\$181	\$C0	WR3 : Rx : 8 bits
\$182	\$44	WR4 : Clock x 16 1 stop bit no parity
\$183	\$62	WR5 : Tx : 8 bits RTS
\$184	\$06	WR12 : 9600 bauds
\$185	\$FF	Réservé
\$186	\$FF	Réservé
\$187	\$FF	Réservé
\$188	\$00	Nombre de nuls après 1 caractère
\$189	\$00	Nombre de nuls après CR ou LF
\$18A	\$47	Mode d'entrée imprimante
\$18B	\$23	Mode de sortie imprimante
\$18C	\$13	XOFF = CTL-S
\$18D	\$00	XON = tout caractère
\$18E	\$00	Valeur du caractère break (aucun)
\$18F	\$00	Valeur du caractère eof (aucun)
\$190	\$0D	Valeur du caractère fin de ligne (CR)
\$191	\$08	Valeur du caractère d'effacement caractère (BS)
\$192	\$15	Valeur du caractère d'effacement ligne (CTL-U)
\$193	\$00	Délai après envoi d'un caractère en ms (0)

(…/…)

\$194	\$00	Délai après envoi d'un caractère fin de ligne en ms (0)
\$195	80	Nombre de caractères par ligne
\$196	24	Nombre de lignes par page
\$197	'P'	Mode page
\$198 à \$19B		Réservé

Port 4

Déplacement	Valeur	Description
\$19C	\$F80001	Adresse canal
\$1A0	'Z8530'	Libellé
\$1A5	\$C0	WR3 : Rx : 8 bits
\$1A6	\$44	WR4 : Clock x 16 1 stop bit no parity
\$1A7	\$62	WR5 : Tx : 8 bits RTS
\$1A8	\$06	WR12 : 9600 bauds
\$1A9	\$FF	Réservé
\$1AA	\$FF	Réservé
\$1AB	\$FF	Réservé
\$1AC	\$00	Nombre de nuls après 1 caractère
\$1AD	\$00	Nombre de nuls après CR ou LF
\$1AE	\$F9	Mode d'entrée console
\$1AF	\$06	Mode de sortie console
\$1B0	\$13	XOFF = CTL-S
\$1B1	\$00	XON = tout caractère
\$1B2	\$00	Valeur du caractère break (aucun)
\$1B3	\$00	Valeur du caractère eof (aucun)
\$1B4	\$0D	Valeur du caractère fin de ligne (CR)
\$1B5	\$08	Valeur du caractère d'effacement caractère (BS)
\$1B6	\$18	Valeur du caractère d'effacement ligne (CTL-X)
\$1B7	\$00	Délai après envoi d'un caractère en ms (0)

(.../...)

\$1B8	\$00	Délai après envoi d'un caractère en ms (0)
\$1B9	80	Nombre de caractères par ligne
\$1BA	24	Nombre de lignes par page
\$1BB	'P'	Mode page
\$1BC à \$1BF		Réservé

Remarque :

L'utilisateur peut éventuellement modifier les EPROM d'origine pour avoir une configuration par défaut (à la mise sous tension) différente de celle proposée.

La modification temporaire est toujours possible par la commande PF.

ANNEXE 2

DESCRIPTION DE LA CONFIGURATION
D'UNE SESSION VBUG AU RESET

Déplacement	Valeur	Description
\$1C0	\$01	N° de port où sont lues les commandes VBUG
\$1C1	\$01	N° de port de sortie des messages VBUG
\$1C2	\$01	N° de port où étaient lues les commandes VBUG avant RC
\$1C3	\$01	N° de port de sortie des messages VBUG avant RC
\$1C4	\$02	N° de port hôte
\$1C5	\$03	N° de port imprimante
\$1C6	'M'	Mode de sortie des messages (Voir commande RC)
\$1C7	'M'	Précédent mode de sortie des messages avant commande RC
\$1C8	\$00	N° du port dont il faut faire l'écho (aucun) voir Commande PA
\$1C9	\$00	N° du port sur lequel il faut faire l'écho (aucun) Voir commande PA
\$1CA à \$1CB		Réservé.

Remarque : l'utilisateur peut éventuellement modifier les EPROM VBUG d'origine pour particulariser son moniteur.

ANNEXE 3DESCRIPTION DE LA CONFIGURATION
MATERIELLE DE LA CARTE TSVME110

Déplacement	Valeur	Description
\$1CC	68000 ou 68010	Type de mpu : 68000 (110-1) ou 68010 (110-2)
\$1D0	'110 '	Type de cpu
\$1D4	\$EC0000	Adresse début de ROM
\$1D8	\$FFFFFF	Adresse fin de ROM
\$1DC	27512	Type de ROM : 27512
\$1E0	\$0	Adresse début de RAM
\$1E4	\$FFFF ou \$FFFFFF	Adresse fin de RAM selon version de la carte
\$1E8	'Sram' ou 'Dram	Type de RAM selon version de la carte
\$1EC	\$1000	Adresse début de RAM disponible pour l'utilisateur
\$1F0	\$FFFFFF	Adresse fin de RAM disponible pour l'utilisateur selon version de la carte
\$1F4	\$F80005	Ad. 1er port d'E/S
\$1F8	\$F80001	Ad. 2ème port d'E/S
\$1FC	\$F80001	Ad. 3ème port d'E/S
\$200	\$F80101	Ad. 4ème port d'E/S
\$204	0	Ad. 5ème port d'E/S
\$208	0	Ad. 6ème port d'E/S
\$20C	0	Ad. 7ème port d'E/S
\$210	0	Ad. 8ème port d'E/S
\$214	8530	Type du boîtier E/S série : Z8530
\$218	\$FB0001	Ad. début du registre de contrôle

Déplacement	Valeur	Description
\$21C	\$FB0007	Ad. fin du registre de contrôle
\$220	'mscr'	Type du registre de contrôle
\$224	\$F00001	Ad. RAM sauvegardée + Calendrier si présent
\$228	'SRAM'	Type de ram sauvegardée : SRAM
\$22C	\$FA0001	Adresse TIMER
\$230	6840	Type de TIMER : 68B40
\$234	\$F90001	Adresse de l'interface parallèle si présent
\$238	68230	Type d'interface : PIT 68230
\$23C	\$FB0003	Adresse afficheur
\$240	DISP	Type afficheur DISP
\$244	\$FD0000	Adresse contrôleur SCSI si présent
\$248	SCSI	Type : SCSI si présent
\$24C	\$FC0000	Adresse Contrôleur floppy (110-2) si présent
\$250	FLOP	Type : FLOP si présent
\$254	\$E00000	Adresse ram statique (110-2) si présent
\$258	SRAM	Type : SRAM si présent
\$25C	0	Réservé
\$260	0	Réservé

Remarque :

L'utilisateur peut utiliser ces champs pour connaître les adresses de boîtiers, il peut afficher le contenu de la table précédente par la commande USE. La modification de l'un de ces champs n'est pas conseillée.

ANNEXE 4

DESCRIPTION DE LA MEMOIRE SAUVEGARDEE UTILISEE PAR VBUG

\$F00000 - \$F00009	Réservé
\$F0000A	Octet de calibration pour MK48T02
\$F0000B - \$F000FF	Réservé

Artisan Technology Group is an independent supplier of quality pre-owned equipment

Gold-standard solutions

Extend the life of your critical industrial, commercial, and military systems with our superior service and support.

We buy equipment

Planning to upgrade your current equipment? Have surplus equipment taking up shelf space? We'll give it a new home.

Learn more!

Visit us at [artisan^{tg}.com](https://www.artisantg.com) for more info on price quotes, drivers, technical specifications, manuals, and documentation.

Artisan Scientific Corporation dba Artisan Technology Group is not an affiliate, representative, or authorized distributor for any manufacturer listed herein.

We're here to make your life easier. How can we help you today?

(217) 352-9330 | sales@artisan^{tg}.com | [artisan^{tg}.com](https://www.artisantg.com)

